-
公开(公告)号：CN113284874B
公开(公告)日：2024-12-24
申请号：CN202110172193.9
申请日：2021-02-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 半导体结构包括位于第一导线和第二导线上方的第一介电层、位于第一介电层的部分上方的高电阻层、位于第二介电层上方的低k介电层、位于高电阻层上的第二介电层、延伸穿过低k介电层和第二介电层的第一导电通孔以及穿过低k介电层和第一介电层延伸至第一导线的第二导电通孔。第一导电通孔延伸至高电阻层中。本发明的实施例还涉及半导体结构的形成方法。
-
公开(公告)号：CN113284847A
公开(公告)日：2021-08-20
申请号：CN202110191604.9
申请日：2021-02-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/822 , H01L21/768 , H01L23/64 , H01L23/538 , H01L27/06
Abstract: 一种形成半导体器件的方法包括形成导电部件和第一穿通停止层，其中导电部件具有第一顶面，并且第一穿通停止层具有与第一顶面基本水平的第二顶面。该方法还包括在第一穿通停止层上形成电阻元件。该方法还包括蚀刻通过电阻元件的第一部分以形成第一沟槽，该沟槽同时暴露第一穿通停止层的第二顶面和电阻元件的第一侧壁表面。该方法还包括在第一沟槽内形成第一导电通孔，其中第一导电通孔与电阻元件的第一侧壁表面接触。本申请的实施例提供了半导体器件及其制造方法。
-
公开(公告)号：CN113284847B
公开(公告)日：2025-01-14
申请号：CN202110191604.9
申请日：2021-02-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D84/03 , H01L21/768 , H01L23/64 , H01L23/538 , H10D84/40
Abstract: 一种形成半导体器件的方法包括形成导电部件和第一穿通停止层，其中导电部件具有第一顶面，并且第一穿通停止层具有与第一顶面基本水平的第二顶面。该方法还包括在第一穿通停止层上形成电阻元件。该方法还包括蚀刻通过电阻元件的第一部分以形成第一沟槽，该沟槽同时暴露第一穿通停止层的第二顶面和电阻元件的第一侧壁表面。该方法还包括在第一沟槽内形成第一导电通孔，其中第一导电通孔与电阻元件的第一侧壁表面接触。本申请的实施例提供了半导体器件及其制造方法。
-
公开(公告)号：CN114883248A
公开(公告)日：2022-08-09
申请号：CN202210118529.8
申请日：2022-02-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522 , H01L23/528
Abstract: 本发明提供半导体装置及半导体装置的制造方法。本发明的制造方法包括在装置晶圆上方形成互连结构。此装置晶圆包括第一集成电路、半导体基板、以及重布线结构。此方法还包括在互连结构的最顶部介电层中形成金属化层及具有阶梯图案密度(stepped pattern density)的一组虚置插入(dummy insertion)结构。这组虚置插入结构及金属化层与介电层一起平坦化。此方法还包括在这组虚置插入结构、金属化层、及介电层的上方形成第一接合层。此方法还包括将载体晶圆接合到第一接合层，形成穿过半导体基板的开口，以及在开口中形成导电通孔并电耦合至重布线结构。
-
公开(公告)号：CN114864545A
公开(公告)日：2022-08-05
申请号：CN202210112337.6
申请日：2022-01-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L23/535 , H01L21/48
Abstract: 在实施例中，半导体装置的制造方法包括执行第一等离子体沉积以在第一集成电路装置的第一侧上方形成缓冲层。第一集成电路装置包括第一基底以及第一内连线结构。此方法亦包括执行第二等离子体沉积以在缓冲层上方形成第一接合层，其中在第二等离子体沉积期间施加的等离子体功率大于在第一等离子体沉积期间施加的等离子体功率。此方法还包括将第一接合层平坦化，在第二基底上方形成第二接合层，将第二接合层压至第一接合层上，且移除第一基底。
-
Patent Agency Ranking
公开(公告)号：CN119486244A
公开(公告)日：2025-02-18
申请号：CN202411469030.7
申请日：2024-10-21
Applicant: 台湾积体电路制造股份有限公司
Inventor： 郑咏世
Abstract: 一种方法包括：将第二工件贴合至第一工件，对第一工件的背侧执行第一等离子蚀刻工艺以形成第一沟槽，以及在第一沟槽中形成第一背侧导电特征。第一工件包括：包括源极/漏极(S/D)特征的第一晶体管；与第一晶体管相邻且包括栅极结构的第二晶体管；二极管；以及包括多个金属线及通孔的内连线结构。内连线结构的第一内连线层包括电性耦合至栅极结构及源极/漏极特征的金属线。第二工件包括第一介电层、延伸穿过第一介电层的金属特征以及设置于第一介电层之上的载体衬底。金属特征通过二极管以及所述多个金属线及通孔电性耦合至栅极结构。
-
公开(公告)号：CN114512415A
公开(公告)日：2022-05-17
申请号：CN202011285345.8
申请日：2020-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66
Abstract: 本发明实施例涉及半导体测试元件及半导体测试方法。一种半导体测试元件，包含有：半导体衬底、第一内部互连结构、第二内部互连结构、连接金属层、重布层结构、第一端点以及第二端点。所述第一内部互连结构与所述第二内部互连结构设置于所述半导体衬底上，与所述半导体衬底电性隔离。所述连接金属层电性连接所述第一内部互连结构与所述第二内部互连结构，且与所述半导体衬底电性隔离。所述重布层结构与所述第一内部互连结构及所述第二内部互连结构电性连接。所述第一端点与所述第二端点通过所述重布层结构分别与所述第一内部互连结构及所述第二内部互连结构电性连接。
-
公开(公告)号：CN113451200A
公开(公告)日：2021-09-28
申请号：CN202110177752.5
申请日：2021-02-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522 , H01L23/528
Abstract: 本发明的实施例公开了一种形成半导体器件的方法，包括：形成具有第一开口的第一电极层，其中，第一开口具有第一横向尺寸；在第一电极层上方形成第一电容器绝缘体；以及在第二电容器层上方形成第二电极层，其中，第二电极层具有第二开口。第一开口在第二开口的正下方。第二开口具有大于第一横向尺寸的第二横向尺寸。该方法还包括：在第二电极层上方沉积介电层；以及形成接触开口，该接触开口包括具有第一开口的第一部分和具有第二开口的第二部分。在接触开口中形成导电插塞。本发明的实施例公开了一种半导体器件。
-
公开(公告)号：CN113284874A
公开(公告)日：2021-08-20
申请号：CN202110172193.9
申请日：2021-02-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 半导体结构包括位于第一导线和第二导线上方的第一介电层、位于第一介电层的部分上方的高电阻层、位于第二介电层上方的低k介电层、位于高电阻层上的第二介电层、延伸穿过低k介电层和第二介电层的第一导电通孔以及穿过低k介电层和第一介电层延伸至第一导线的第二导电通孔。第一导电通孔延伸至高电阻层中。本发明的实施例还涉及半导体结构的形成方法。
-
公开(公告)号：CN220569675U
公开(公告)日：2024-03-08
申请号：CN202321381667.1
申请日：2023-06-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/64
Abstract: 一种半导体结构，包括位于第一介电层中的第一下接触特征、位于第一介电层上的蚀刻停止层、形成于蚀刻停止层之上的金属绝缘体金属(MIM)电容器、形成于金属绝缘体金属电容器之上的第二介电层、延伸穿过第二介电层及金属绝缘体金属电容器并与第一下接触特征电性耦接的第一接触通孔、以及位于第一接触通孔之上并与第一接触通孔电性耦接的第一上接触特征，其中金属绝缘体金属电容器的底板与蚀刻停止层直接接触。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.026 seconds)
