公开(公告)号：CN113284847B

公开(公告)日：2025-01-14

申请号：CN202110191604.9

申请日：2021-02-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹宏伟 ,  郑咏世 ,  黄文社

IPC: H10D84/03 ,  H01L21/768 ,  H01L23/64 ,  H01L23/538 ,  H10D84/40

Abstract: 一种形成半导体器件的方法包括形成导电部件和第一穿通停止层，其中导电部件具有第一顶面，并且第一穿通停止层具有与第一顶面基本水平的第二顶面。该方法还包括在第一穿通停止层上形成电阻元件。该方法还包括蚀刻通过电阻元件的第一部分以形成第一沟槽，该沟槽同时暴露第一穿通停止层的第二顶面和电阻元件的第一侧壁表面。该方法还包括在第一沟槽内形成第一导电通孔，其中第一导电通孔与电阻元件的第一侧壁表面接触。本申请的实施例提供了半导体器件及其制造方法。

公开(公告)号：CN114914201A

公开(公告)日：2022-08-16

申请号：CN202210319350.9

申请日：2022-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 涂官瑶 ,  宋述仁 ,  李资良 ,  詹宏伟

IPC: H01L21/8234 ,  H01L23/538 ,  H01L27/088

Abstract: 一种集成电路结构与其制造方法，方法包含形成晶体管在基材的前侧上；形成前侧内连接结构在晶体管上，其中前侧内连接结构包含导线层，且导通孔内连接至导线层；形成第一接合层在前侧内连接结构上；形成第二接合层在承载基材上；通过挤压第一接合层至第二接合层，以接合前侧内连接结构与承载基材；以及接合前侧内连接结构与承载基材后，形成背侧内连接结构在基材的背侧上。

公开(公告)号：CN114883248A

公开(公告)日：2022-08-09

申请号：CN202210118529.8

申请日：2022-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄耀德 ,  詹宏伟 ,  郑咏世 ,  杨景峰 ,  李回

IPC: H01L21/768 ,  H01L23/522 ,  H01L23/528

Abstract: 本发明提供半导体装置及半导体装置的制造方法。本发明的制造方法包括在装置晶圆上方形成互连结构。此装置晶圆包括第一集成电路、半导体基板、以及重布线结构。此方法还包括在互连结构的最顶部介电层中形成金属化层及具有阶梯图案密度(stepped pattern density)的一组虚置插入(dummy insertion)结构。这组虚置插入结构及金属化层与介电层一起平坦化。此方法还包括在这组虚置插入结构、金属化层、及介电层的上方形成第一接合层。此方法还包括将载体晶圆接合到第一接合层，形成穿过半导体基板的开口，以及在开口中形成导电通孔并电耦合至重布线结构。

公开(公告)号：CN114864545A

公开(公告)日：2022-08-05

申请号：CN202210112337.6

申请日：2022-01-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄耀德 ,  詹宏伟 ,  郑咏世

IPC: H01L23/538 ,  H01L23/535 ,  H01L21/48

Abstract: 在实施例中，半导体装置的制造方法包括执行第一等离子体沉积以在第一集成电路装置的第一侧上方形成缓冲层。第一集成电路装置包括第一基底以及第一内连线结构。此方法亦包括执行第二等离子体沉积以在缓冲层上方形成第一接合层，其中在第二等离子体沉积期间施加的等离子体功率大于在第一等离子体沉积期间施加的等离子体功率。此方法还包括将第一接合层平坦化，在第二基底上方形成第二接合层，将第二接合层压至第一接合层上，且移除第一基底。

公开(公告)号：CN113284874B

公开(公告)日：2024-12-24

申请号：CN202110172193.9

申请日：2021-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹宏伟 ,  郑咏世 ,  黄文社 ,  陈郁翔

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

Abstract: 半导体结构包括位于第一导线和第二导线上方的第一介电层、位于第一介电层的部分上方的高电阻层、位于第二介电层上方的低k介电层、位于高电阻层上的第二介电层、延伸穿过低k介电层和第二介电层的第一导电通孔以及穿过低k介电层和第一介电层延伸至第一导线的第二导电通孔。第一导电通孔延伸至高电阻层中。本发明的实施例还涉及半导体结构的形成方法。

公开(公告)号：CN113284847A

公开(公告)日：2021-08-20

申请号：CN202110191604.9

申请日：2021-02-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹宏伟 ,  郑咏世 ,  黄文社

IPC: H01L21/822 ,  H01L21/768 ,  H01L23/64 ,  H01L23/538 ,  H01L27/06

Abstract: 一种形成半导体器件的方法包括形成导电部件和第一穿通停止层，其中导电部件具有第一顶面，并且第一穿通停止层具有与第一顶面基本水平的第二顶面。该方法还包括在第一穿通停止层上形成电阻元件。该方法还包括蚀刻通过电阻元件的第一部分以形成第一沟槽，该沟槽同时暴露第一穿通停止层的第二顶面和电阻元件的第一侧壁表面。该方法还包括在第一沟槽内形成第一导电通孔，其中第一导电通孔与电阻元件的第一侧壁表面接触。本申请的实施例提供了半导体器件及其制造方法。

公开(公告)号：CN113284874A

公开(公告)日：2021-08-20

申请号：CN202110172193.9

申请日：2021-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹宏伟 ,  郑咏世 ,  黄文社 ,  陈郁翔

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

Abstract: 半导体结构包括位于第一导线和第二导线上方的第一介电层、位于第一介电层的部分上方的高电阻层、位于第二介电层上方的低k介电层、位于高电阻层上的第二介电层、延伸穿过低k介电层和第二介电层的第一导电通孔以及穿过低k介电层和第一介电层延伸至第一导线的第二导电通孔。第一导电通孔延伸至高电阻层中。本发明的实施例还涉及半导体结构的形成方法。