Patent search ap:("台湾积体电路制造股份有限公司") AND inv:"陈良湘" Page 1

1.

发明公开
半导体元件的形成方法审中-实审

公开(公告)号：CN116761505A

公开(公告)日：2023-09-15

申请号：CN202310097379.1

申请日：2023-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈良湘 , 苏劲宇 , 许哲誌

IPC: H10N97/00 , H01L21/82

Abstract: 揭露一种半导体元件的形成方法。此方法包含形成多个绝缘区于半导体基材上，形成保护层于半导体基材的电阻区中，在形成保护层后，蚀刻栅极介电层，以形成晶体管的第一栅极介电层及第二栅极介电层于半导体基材的晶体管区中，移除保护层，分别形成第一虚设栅极堆叠及第二虚设栅极堆叠于第一虚设栅极堆叠及第二栅极介电层上，形成电阻于电阻区中，形成第三虚设栅极堆叠及第四虚设栅极堆叠于电阻上，以及以导电材料取代第一虚设栅极堆叠、第二虚设栅极堆叠、第三虚设栅极堆叠及第四虚设栅极堆叠的每一者。

Patent Agency Ranking