-
公开(公告)号：CN118645473A
公开(公告)日：2024-09-13
申请号：CN202410654572.5
申请日：2024-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L23/538 , H01L29/06 , H01L27/088
Abstract: 提供了半导体结构。半导体结构包括：功能单元区域，包括n型功能晶体管和p型功能晶体管。半导体结构也包括：第一电源传输单元区域，包括第一切割部件和位于第一切割部件中的第一接触轨。半导体结构也包括：第一电源轨，电连接至p型功能晶体管的源极端子和第一电源传输单元区域的第一接触轨。半导体结构也包括：第二电源传输单元区域，与第一电源传输单元相邻并且包括第二切割部件和位于第二切割部件中的第二接触轨。半导体结构也包括：绝缘带，在第一方向上从第一切割部件延伸至第二切割部件。本申请的实施例还涉及用于形成半导体结构的方法。
-
公开(公告)号：CN118284031A
公开(公告)日：2024-07-02
申请号：CN202410272409.2
申请日：2024-03-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体结构，包括存储器单元、逻辑单元以及位于存储器单元和逻辑单元之间的过渡区。存储器单元包括第一有源区和具有栅极节距的多个第一栅极结构。逻辑单元包括第二有源区和具有栅极节距的多个第二栅极结构。过渡区包括第一介电部件和第二介电部件。第一介电部件将第一有源区划分为部分地位于过渡区中的第一区段和完全地位于过渡区中的第二区段。第二介电部件将第二有源区划分为部分地位于过渡区中的第三区段和完全地位于过渡区中的第四区段。本申请的实施例还公开了一种集成电路布局及静态随机存取存储器电路。
-
公开(公告)号：CN118284030A
公开(公告)日：2024-07-02
申请号：CN202410267920.3
申请日：2024-03-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B10/00 , H01L23/528
Abstract: 本申请的实施例公开了存储器单元、集成电路结构及存储器阵列。存储器单元包括包括多个晶体管的器件层和设置在器件层上方的互连结构。每个晶体管包括在第一方向上纵向延伸的栅极结构。互连结构包括电耦合到器件层中的晶体管的最底部金属线层。最底部金属线层包括沿第一方向布置在按从第一到第六的顺序的第一、第二、第三、第四、第五和第六金属轨道中的金属线。沿第一方向测量的第一、第二、第三、第四、第五和第六金属轨道中的任何相邻两个金属轨道之间的距离是一致的。第一金属轨道包括电耦合到存储器单元的电接地的金属线。第六金属轨道包括电耦合到存储器单元的电源的金属线。
-
公开(公告)号：CN113889475A
公开(公告)日：2022-01-04
申请号：CN202110805493.6
申请日：2021-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/112
Abstract: 本公开提供一种半导体装置及形成此装置的方法。根据本公开的半导体装置包括：一栅极结构、一源/漏极部件、一介电层、一栅极接触点，以及源/漏极接触点。源/漏极部件是邻近于栅极结构。介电层是设置于栅极结构和源/漏极部件之上。栅极接触点是设置于介电层之中及栅极结构之上。源/漏极接触点是设置于介电层之中和源/漏极部件之上。介电层是掺杂有一掺杂剂，而掺杂剂包括锗或锡。
-
公开(公告)号：CN119031692A
公开(公告)日：2024-11-26
申请号：CN202411058428.1
申请日：2024-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B10/00 , H01L27/02 , G06F30/392 , G06F30/398
Abstract: 一种集成电路(IC)器件，具有其中实现多个存储器单元的存储器区。每个存储器单元沿着第一水平方向具有第一尺寸。IC器件包括沿着第一水平方向毗邻存储器单元区的边缘区。边缘区沿着第一水平方向具有第二尺寸。第二尺寸小于或者等于第一尺寸的约4倍。通过修改第一IC布局以生成第二IC布局来形成IC器件。通过缩减边缘区沿着第一水平方向的尺寸来生成第二IC布局。本申请的实施例还提供了一种集成电路布局和修改集成电路布局的方法。
-
Patent Agency Ranking
公开(公告)号：CN119028978A
公开(公告)日：2024-11-26
申请号：CN202411065964.4
申请日：2024-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H10B20/25
Abstract: 本公开实施例提供了集成电路(IC)结构，IC结构包括：半导体衬底，具有前侧和背侧；浅沟槽隔离(STI)结构，形成在半导体衬底中并且限定有源区域，其中，STI结构包括STI底面，其中，半导体衬底包括衬底底面，并且其中，STI底面和衬底底面共面；场效应晶体管(FET)，位于有源区域上方并且形成在半导体衬底的前侧上；以及背侧介电层，设置在衬底底面和STI底面上。本申请的实施例还涉及制造集成电路结构的方法。
-
公开(公告)号：CN118714840A
公开(公告)日：2024-09-27
申请号：CN202410736117.X
申请日：2024-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B10/00 , H01L23/528 , H01L23/48
Abstract: 存储器单元包括第一、第二有源区及第一、第二栅极结构。第一栅极结构接合第一有源区而形成第一晶体管，第二栅极结构接合第二有源区而形成第二晶体管。第一、第二晶体管具有相同的导电类型。存储器单元还包括在第一晶体管的源极区上的第一外延部件、在第二晶体管的源极区上的第二外延部件、直接在第一外延部件上方并与其电耦合的第一前侧接触件、直接在第二外延部件上方并与其电耦合的第二前侧接触件，以及直接在第一、第二外延部件中的一个外延部件下方并与其电耦合的第一背侧通孔，第一、第二外延部件中的另一个外延部件不具有直接位于另一个外延部件下方并与另一个外延部件电耦合的背侧通孔。本申请的实施例还公开了半导体结构及存储器阵列。
-
公开(公告)号：CN118714839A
公开(公告)日：2024-09-27
申请号：CN202410728042.0
申请日：2024-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B10/00 , G11C11/413
Abstract: 存储器单元包括第一有源区域和第二有源区域以及第一栅极结构和第二栅极结构。第一栅极结构在形成第一下拉晶体管和第一上拉晶体管中分别接合第一有源区域和第二有源区域，并且第二栅极结构在形成第二下拉晶体管和第二上拉晶体管中分别接合第一有源区域和第二有源区域。第一前侧源极/漏极接触件设置在第一下拉晶体管和第二下拉晶体管的第一共用源极/漏极区域之上并且电耦合至第一下拉晶体管和第二下拉晶体管的第一共用源极/漏极区域。第一背侧通孔设置在第一共用源极/漏极区域下方并且电耦合至第一共用源极/漏极区域。第一背侧金属线设置在第一背侧通孔下方并且电耦合至第一背侧通孔。本申请的实施例还涉及存储器阵列。
-
公开(公告)号：CN113130496A
公开(公告)日：2021-07-16
申请号：CN202011644634.2
申请日：2020-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11 , G11C11/413
Abstract: 当前的公开针对具有减小的耦合电容的SRAM位单元。在垂直方向上，SRAM单元的字线“WL”和位线“BL”彼此远离地堆叠以减小WL和BL之间的耦合电容。在一个实施例中，WL通过一个或多个金属化层级与BL垂直地间隔开，WL或BL都不由一个或多个金属化层级形成。提供连接岛结构或跨接线结构以将WL或BL中位于上方的一个连接至SRAM单元的晶体管。本申请的实施例还涉及存储器结构、存储器器件及形成存储器器件的方法。
-
公开(公告)号：CN112563201A
公开(公告)日：2021-03-26
申请号：CN202010984858.1
申请日：2020-09-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/336
Abstract: 本公开提供了形成半导体装置的方法。根据本公开的一种方法包含：在工件上形成包括第一半导体材料的虚置栅极堆叠；利用第一制程沉积第一介电层于虚置栅极堆叠上；用不同于第一半导体材料的第二半导体材料布植工件；在布植后，退火虚置栅极堆叠；以及用金属栅极堆叠取代虚置栅极堆叠。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.043 seconds)
