-
Patent Agency Ranking
公开(公告)号：CN114927471A
公开(公告)日：2022-08-19
申请号：CN202210224216.0
申请日：2022-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 一种半导体结构的形成方法包含：提供具有多个源极/漏极电极与在多个源极/漏极电极上方的一第一介电层的结构；形成覆盖第一介电层的第一区域的第一蚀刻遮罩；对第一介电层执行第一蚀刻工艺，使得多个第一沟槽形成于多个源极/漏极电极上方；以具有不同于第一介电层的材料的第二介电层填充多个第一沟槽；去除第一蚀刻遮罩；对第一介电层的第一区域执行包括等向性蚀刻的第二蚀刻工艺，使得第二沟槽形成于多个源极/漏极电极中的第一个上方；沉积金属层进入至少第二沟槽中；以及对金属层执行一化学机械研磨(CMP)。
-
公开(公告)号：CN118173560A
公开(公告)日：2024-06-11
申请号：CN202311694599.9
申请日：2023-12-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 提供了半导体结构及其形成方法。根据本公开实施例的半导体结构包括：半导体主体的沟道区域，升高至隔离部件之上；栅极结构，包裹在沟道区域上方；源极/漏极部件，与沟道区域的侧壁接触；背侧硅化物层，设置在源极/漏极部件的底面上；以及背侧接触部件，延伸穿过隔离部件以接触背侧硅化物层的底面。背侧接触部件的侧壁通过第一背侧接触蚀刻停止层(CESL)和第二背侧CESL与隔离部件间隔开。
-
公开(公告)号：CN116936467A
公开(公告)日：2023-10-24
申请号：CN202310472801.7
申请日：2023-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L29/417 , H01L23/48
Abstract: 方法包括：提供具有栅极结构、源极/漏极电极、第一蚀刻停止层(ESL)、第一层间介电(ILD)层、第二ESL和第二ILD层的结构。方法包括：形成第一蚀刻掩模；通过第一蚀刻掩模对第二ILD层、第二ESL和第一ILD层实施第一蚀刻以形成第一沟槽；在第一沟槽中沉积第三介电层；形成第二蚀刻掩模；以及通过第二蚀刻掩模对第二ILD层、第二ESL、第一ILD层和第一ESL实施第二蚀刻，从而形成第二沟槽，其中，第二沟槽暴露源极/漏极电极中的一些，并且第三介电层抵抗第二蚀刻。方法还包括：在第二沟槽中沉积金属层。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN118412280A
公开(公告)日：2024-07-30
申请号：CN202410409856.8
申请日：2024-04-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种形成半导体器件的方法，包括形成从衬底突出的鳍；形成在鳍上方延伸的栅极结构；在与栅极结构相邻的鳍中形成源极/漏极区域；在源极/漏极区域上方形成第一隔离区域；在栅极结构上方形成第一掩模层；使用第一掩模层作为蚀刻掩模蚀刻第一隔离区域以形成第一凹槽；在第一掩模层上方和第一凹槽内共形地沉积第二掩模层；在第二掩模层上方沉积第三掩模层；蚀刻第三掩膜层、第二掩膜层和第一隔离区域，以形成暴露源极/漏极区域的第二凹槽；以及在第二凹槽中沉积导电材料。本申请的实施例还提供了半导体器件。
-
公开(公告)号：CN115064492A
公开(公告)日：2022-09-16
申请号：CN202210430533.8
申请日：2022-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体装置，包括基板和包绕至少一个垂直堆叠纳米结构通道的栅极结构。此装置包括邻接栅极结构的源极/漏极区和源极/漏极区上方的源极/漏极接触件。此装置包括蚀刻停止层，横向位于源极/漏极接触件与栅极结构之间，并具有与源极/漏极接触件接触的第一侧壁及相反于第一侧壁的第二侧壁。此装置包括源极/漏极接触隔离结构，埋设于源极/漏极接触件，并具有与蚀刻停止层的第二侧壁大抵共平面的第三侧壁。
-
-
-
-
Search Results
5
records
(took 0.024 seconds)
