公开(公告)号：CN104765900A

公开(公告)日：2015-07-08

申请号：CN201410119998.7

申请日：2014-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何建霖 ,  徐金厂 ,  林宏隆 ,  杨稳儒 ,  郑仪侃 ,  欧宗桦 ,  郑文立 ,  谢艮轩 ,  张晴翔 ,  陈庭榆 ,  田丽钧

IPC: G06F17/50

CPC classification number: G06F17/5081 ,  G03F7/70466 ,  G06F17/5072 ,  G06F2217/12 ,  Y02P90/265

Abstract: 本发明涉及用于通过在未组装的IC单元上实施结构有效性检查来形成多图案化光刻（MPL）兼容的集成电路布局的方法和装置以加强避免组装后的MPL冲突的设计约束。在一些实施例中，通过生成具有多图案化设计层的多个未组装的集成电路（IC）单元实施该方法。在未组装的IC单元上实施结构有效性检查以识别出具有设置在包括有潜在的多图案化着色冲突的图案中的模型的违规的IC单元。调整违规的IC单元中的设计模型以获得多个无违规的IC单元。然后，组装多个无违规的IC单元以形成MPL兼容的IC布局。由于MPL兼容的IC布局没有着色冲突，所以进行分解算法的操作而不实施组装后颜色冲突检查。

公开(公告)号：CN102768697B

公开(公告)日：2014-10-15

申请号：CN201210115587.1

申请日：2012-04-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 欧宗桦 ,  陈淑敏 ,  苏品岱 ,  田丽钧 ,  刘如淦

IPC: G06F17/50 ,  H01L21/336 ,  H01L27/02

CPC classification number: H01L27/0886 ,  G06F17/5068 ,  H01L21/823431 ,  H01L27/0924 ,  H01L27/11803

Abstract: 一种设计标准单元的方法，包括：确定标准单元中的半导体鳍的最小鳍间距，其中，半导体鳍是FinFET的部分；以及确定在标准单元上方的底部金属层中的金属线的最小金属间距，其中，最小金属间距大于最小鳍间距。该标准单元被布置在集成电路中并且实现在半导体晶圆上。本发明还提出了一种FinFET的适应性鳍设计。

公开(公告)号：CN102169516B

公开(公告)日：2014-07-09

申请号：CN201010197756.1

申请日：2010-06-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑英周 ,  欧宗桦 ,  许志玮 ,  蔡正隆 ,  刘如淦 ,  黄文俊 ,  罗博仁

IPC: G06F17/50

CPC classification number: G06F17/5036

Abstract: 本发明是有关于一种集成电路(IC)方法，此方法包含提供一IC设计布局；模拟上述IC设计布局的热效应；根据上述的热效应的模拟来模拟上述IC设计布局的电气性能；以及根据上述电气性能的模拟，进行上述IC设计布局的热虚拟置入。本发明通过将虚拟热特征结合至IC设计布局的方法，可最佳化电路性能，故可提高产品产能及可靠度。

公开(公告)号：CN103378054A

公开(公告)日：2013-10-30

申请号：CN201210387305.3

申请日：2012-10-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张世明 ,  谢艮轩 ,  欧宗桦 ,  刘如淦 ,  范芳瑜 ,  侯元德

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L23/522 ,  H01L21/31144 ,  H01L21/76816 ,  H01L23/528 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种多层器件及制造多层器件的方法。示例性多层器件包括衬底；设置在衬底上方的第一层间介电(ILD)层；以及在第一ILD层中形成的包括多条第一导电线的第一导电层。该器件还包括设置在第一ILD层上方的第二ILD层；以及在第二ILD层中形成的包括多条第二导电线的第二导电层。多条第二导电线中的至少一条导电线邻近多条第一导电线中的至少一条导电线形成。多条第二导电线中的至少一条导电线在界面处接触多条第一导电线中的至少一条导电线。本发明提供了具有自对准互连件的半导体器件。

公开(公告)号：CN102768697A

公开(公告)日：2012-11-07

申请号：CN201210115587.1

申请日：2012-04-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 欧宗桦 ,  陈淑敏 ,  苏品岱 ,  田丽钧 ,  刘如淦

IPC: G06F17/50 ,  H01L21/336 ,  H01L27/02

CPC classification number: H01L27/0886 ,  G06F17/5068 ,  H01L21/823431 ,  H01L27/0924 ,  H01L27/11803

Abstract: 一种设计标准单元的方法，包括：确定标准单元中的半导体鳍的最小鳍间距，其中，半导体鳍是FinFET的部分；以及确定在标准单元上方的底部金属层中的金属线的最小金属间距，其中，最小金属间距大于最小鳍间距。该标准单元被布置在集成电路中并且实现在半导体晶圆上。本发明还提出了一种FinFET的适应性鳍设计。

公开(公告)号：CN103311236B

公开(公告)日：2016-02-24

申请号：CN201210564375.1

申请日：2012-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江嘉评 ,  欧宗桦 ,  唐于博 ,  池明辉 ,  郑文立 ,  蔡振坤 ,  黄文俊 ,  刘如淦

IPC: H01L27/02

CPC classification number: H01L27/0207 ,  G03F1/36 ,  G06F17/5068 ,  G06F2217/12 ,  Y02P90/265

Abstract: 本公开内容涉及用于减少拐角圆化的具有光学邻近度校正的切分拆分，其中，提供一种集成电路(IC)方法的一个实施例。该方法包括：接收具有主要特征的IC设计布局，主要特征包括两个拐角和跨越于两个拐角之间的边；对边执行特征调节；对边执行切分，从而将边划分成包括两个拐角段和在两个拐角段之间的一个中心段；针对与中心段关联的中心目标对所主要特征执行第一光学邻近度校正(OPC)；随后针对与拐角段关联的两个拐角目标对主要特征执行第二OPC；并且随后针对中心目标对主要特征执行第三OPC从而产生修改的IC设计布局。

公开(公告)号：CN102486814B

公开(公告)日：2015-01-14

申请号：CN201110332919.7

申请日：2011-10-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑英周 ,  欧宗桦 ,  刘文豪 ,  刘如淦 ,  黄文俊

IPC: G06F17/50

CPC classification number: G06F17/5068 ,  G06F2217/12 ,  G06F2217/80 ,  Y02P90/265

Abstract: 本公开涉及用于工艺增强的参数化虚拟单元插入及其制造方法。根据一个或多个实施例，该方法包括：提供具有限定像素单元的集成电路(IC)设计布局；仿真包括每个像素单元的IC设计布局的热效应；生成包括每个像素单元的IC设计布局的热效应图；为IC设计布局确定目标吸收值；以及基于所确定的目标吸收值为IC设计布局的每个像素单元执行热虚拟单元插入。

公开(公告)号：CN102456550A

公开(公告)日：2012-05-16

申请号：CN201110241621.5

申请日：2011-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈皇宇 ,  谢艮轩 ,  欧宗桦 ,  范芳瑜 ,  侯元德 ,  谢铭峰 ,  刘如淦 ,  鲁立忠

IPC: H01L21/027 ,  H01L21/00 ,  H01L21/308 ,  H01L21/768

CPC classification number: H01L21/0337

Abstract: 一种形成集成电路结构的方法，包括在晶片表示上形成平行于第一方向的第一和第二多个轨迹。该第一和第二多个轨迹被分配在交替的图案中。在第一多个轨迹上而不在第二多个轨迹上布线第一多个图案。在第二多个轨迹上而不在第一多个轨迹上布线第二多个图案。使第一多个图案在第一方向和与第一方向垂直的第二方向上延伸，使得每个第二多个图案被第一多个图案的部分包围，其中在延伸步骤之后，基本上晶片表示上的第一多个图案的相邻两个均不具有大于预定空间的空间。

公开(公告)号：CN102420215A

公开(公告)日：2012-04-18

申请号：CN201110294592.9

申请日：2011-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢铭峰 ,  张雅惠 ,  刘如淦 ,  欧宗桦 ,  谢艮轩 ,  林本坚

IPC: H01L23/544 ,  H01L21/308

CPC classification number: H01L23/544 ,  G03F1/42 ,  G03F9/7076 ,  H01L21/0337 ,  H01L21/0338 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种具有多个亚分辨率元件的对准标记。每个亚分辨率元件具有小于能被对准工艺中的对准信号检测到的最小分辨率的尺寸。也提供了一种其上具有第一、第二和第三图案的半导体晶圆。第一和第二图案在第一方向上延伸，以及第三图案在垂直于第一方向的第二方向上延伸。通过在第二方向上测量的第一距离将第二图案与第一图案分离。通过在第一方向上测量的第二距离将第三图案与所第一图案分离。通过在第一方向上测量的第三距离将第三图案与第二图案分离。第一距离约等于第三距离。第二距离小于第一距离的两倍。本发明同样涉及了一种多边缘的图案化。

公开(公告)号：CN101807219A

公开(公告)日：2010-08-18

申请号：CN200910169436.2

申请日：2009-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑英周 ,  赖志明 ,  欧宗桦 ,  董易谕 ,  赵孝蜀 ,  吴旻鸿 ,  侯永清 ,  刘如淦 ,  郑仪侃 ,  辜耀进

IPC: G06F17/50

CPC classification number: G06F17/5036 ,  G06F2217/12 ,  Y02P90/265 ,  Y10T16/2771

Abstract: 一种集成电路(IC)设计方法，包括基于IC器件的IC设计布图和IC制造数据来提供IC布图轮廓；生成有效矩形布图来代表IC布图轮廓；以及利用有效矩形布图来仿真IC器件。