-
公开(公告)号：CN111403277B
公开(公告)日：2023-05-23
申请号：CN202010259126.6
申请日：2013-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/308 , H01L21/66 , H01L21/762 , H01L21/8234 , H01L21/84 , H01L21/266
Abstract: 本发明提供了用于集成电路(IC)的方法的一个实施例。该方法包括通过第一光刻工艺在衬底上形成心轴图案；在心轴图案的侧壁上形成第一间隔件图案；去除心轴图案；在第一间隔件图案的侧壁上形成第二间隔件图案；去除第一间隔件图案；以及将第二间隔件图案用作蚀刻掩模来蚀刻衬底。本发明还公开了集成电路布局以及具有双重图案结构的方法。
-
公开(公告)号：CN104425214A
公开(公告)日：2015-03-18
申请号：CN201310601880.3
申请日：2013-11-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/027 , G03F7/00
CPC classification number: H01L22/12 , H01L21/266 , H01L21/3086 , H01L21/76224 , H01L21/823431 , H01L21/845 , Y10S438/942
Abstract: 本发明提供了用于集成电路（IC）的方法的一个实施例。该方法包括通过第一光刻工艺在衬底上形成心轴图案；在心轴图案的侧壁上形成第一间隔件图案；去除心轴图案；在第一间隔件图案的侧壁上形成第二间隔件图案；去除第一间隔件图案；以及将第二间隔件图案用作蚀刻掩模来蚀刻衬底。本发明还公开了集成电路布局以及具有双重图案结构的方法。
-
公开(公告)号：CN102569172A
公开(公告)日：2012-07-11
申请号：CN201110398058.2
申请日：2011-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/265 , H01L29/423 , H01L29/49
CPC classification number: H01L22/32 , G03F7/70633 , H01L21/265 , H01L29/517 , H01L29/66545
Abstract: 描述了覆盖标记及其制造方法。在一个实施例中，半导体覆盖结构包括：栅叠层结构，形成在半导体衬底上方并被配置作为覆盖标记；以及掺杂半导体衬底，设置在栅叠层结构的两侧，至少包括与器件区域中的栅叠层结构相邻的半导体衬底一样多的掺杂物。通过至少三次离子注入步骤形成掺杂半导体衬底。本发明还提供了一种用于覆盖标记的结构和方法。
-
公开(公告)号：CN101807219A
公开(公告)日：2010-08-18
申请号：CN200910169436.2
申请日：2009-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5036 , G06F2217/12 , Y02P90/265 , Y10T16/2771
Abstract: 一种集成电路(IC)设计方法，包括基于IC器件的IC设计布图和IC制造数据来提供IC布图轮廓；生成有效矩形布图来代表IC布图轮廓；以及利用有效矩形布图来仿真IC器件。
-
公开(公告)号：CN101887469B
公开(公告)日：2013-03-13
申请号：CN200910253458.7
申请日：2009-12-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/5031 , G06F17/5036 , G06F17/5077 , G06F2217/84
Abstract: 本发明提供设计集成电路(IC)的方法及使用该方法的计算机系统，包括：进行IC设计的布局(placing)，其中IC设计包括第一元件、第二元件，以及路径耦接第一和第二元件；进行IC设计的布线(routing)；取得关于一路径的电阻数据和电容值数据的至少一个；取得关于路径的时序数据；使用电阻数据、电容值数据与时序数据的至少一个，用以决定路径的关键尺寸变化；以及修正IC设计，其中修正的步骤包括进行路径的关键尺寸变化。本发明能够降低20％的功率需求，并且增加5-10％的执行效能。另一潜在优点是提供一种额外的因素予IC设计者，使IC设计者通过该因素调整IC以符合设定时序需求和/或保持时序需求。
-
Patent Agency Ranking
公开(公告)号：CN1223904C
公开(公告)日：2005-10-19
申请号：CN02106272.2
申请日：2002-04-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 本发明提供一种消除微影制程中线末端变短效应的方法，其步骤为：(1)曝光此感光层于第一罩幕下，其中将感光层所欲形成的图案上的每一条线或开口的末端往外延伸一第一延长部分所形成的图案，即为第一罩幕的图案；(2)曝光此感光层于第二罩幕下，其中第二罩幕的图案包含至少一开口，且当第一、第二罩幕重叠时，第一罩幕上的任一个第一延长部分以及此第一延长部分往外延伸的一第二延长部分刚好与第二罩幕的图案上的一个开口重叠，而第二罩幕的图案上的所有开口刚好只将第一罩幕上的所有第一延长部分以及第二延长部分覆盖住。所述第一延长部分以及第二延长部分的长度大于或等于感光层上的欲形成图案上的线或开口的末端因为光学近接效应所缩短的量。
-
公开(公告)号：CN108231554A
公开(公告)日：2018-06-29
申请号：CN201710889749.X
申请日：2017-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033
CPC classification number: G03F1/62 , G03F1/24 , H01L21/0332 , H01L21/0331 , H01L21/0337
Abstract: 本申请实施例提供半导体元件的制造方法，包括形成第一介电层于基板的背表面之上；在形成第一介电层之后，形成石墨烯层于基板的前表面之上；在形成石墨烯层之后，图案化第一介电层以于第一介电层中形成开口，其露出基板的背表面的一部分；当使用图案化的第一介电层为罩幕时，对基板的背表面进行蚀刻工艺以形成护膜，其具有包括石墨烯层的护膜膜片。
-
公开(公告)号：CN102569172B
公开(公告)日：2014-09-24
申请号：CN201110398058.2
申请日：2011-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/265 , H01L29/423 , H01L29/49
CPC classification number: H01L22/32 , G03F7/70633 , H01L21/265 , H01L29/517 , H01L29/66545
Abstract: 描述了覆盖标记及其制造方法。在一个实施例中，半导体覆盖结构包括：栅叠层结构，形成在半导体衬底上方并被配置作为覆盖标记；以及掺杂半导体衬底，设置在栅叠层结构的两侧，至少包括与器件区域中的栅叠层结构相邻的半导体衬底一样多的掺杂物。通过至少三次离子注入步骤形成掺杂半导体衬底。本发明还提供了一种用于覆盖标记的结构和方法。
-
公开(公告)号：CN101807219B
公开(公告)日：2013-03-27
申请号：CN200910169436.2
申请日：2009-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5036 , G06F2217/12 , Y02P90/265 , Y10T16/2771
Abstract: 一种集成电路(IC)设计方法，包括基于IC器件的IC设计布图和IC制造数据来提供IC布图轮廓；生成有效矩形布图来代表IC布图轮廓；以及利用有效矩形布图来仿真IC器件。
-
公开(公告)号：CN101556430A
公开(公告)日：2009-10-14
申请号：CN200810211878.4
申请日：2008-09-18
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F1/00
CPC classification number: G03F1/82
Abstract: 本发明是有关于一种掩膜表面化学处理方法及系统。该掩膜表面化学处理方法包括以下步骤：在一掩膜上形成一吸收材质层；于形成该吸收材质层后，对该掩膜进行一等离子体处理以减少化学污染物；对该掩膜进行一化学清洗过程；以及对该掩膜进行一气体喷射过程。该掩膜表面化学处理系统包括：一掩膜台用来固定一掩膜，使该掩膜面朝下；一化学分注器，用来提供至少一化学品，以清洗该掩膜；一等离子体模组，用来对该掩膜进行一等离子体处理，以移除污染物；以及一温度控制模组，用来控制该掩膜的温度。本发明具有清洁掩膜以减少掩膜上残留的具有不同化学键结强度的化学残余物的效果。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.024 seconds)
