-
公开(公告)号：CN109578581B
公开(公告)日：2022-03-25
申请号：CN201810343907.6
申请日：2018-04-17
Applicant: 台湾积体电路制造股份有限公司
IPC: F16J15/00
Abstract: 一种包含金属覆盖的密封件、其制造方法及其使用方法。密封件包括主体及设置于主体的至少一表面上的覆盖层。主体包括聚合弹性体，例如全氟化弹性体或氟化弹性体。覆盖层包括至少一金属。密封件可以是密封口、垫圈、O型密封圈、T型密封圈或任何合适的产品。密封件对紫外光和电浆具有耐受性，且可以用于密封半导体制程室。
-
公开(公告)号：CN107887254B
公开(公告)日：2021-08-03
申请号：CN201710624915.3
申请日：2017-07-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/768 , H01L23/538
Abstract: 本发明实施例公开了一种用于半导体制造的方法。该方法包括接收具有第一表面的器件，通过该表面暴露第一金属或第一金属的氧化物。该方法还包括在第一表面上方沉积具有Si、N、C和O的介电膜，从而使得介电膜在靠近第一表面的介电膜的第一部分中具有比在介电膜的第二部分中更高的N和C浓度，该介电膜的第二部分比第一部分进一步远离第一表面。该方法还包括在介电膜上方形成导电部件。介电膜将导电部件与第一金属或第一金属的氧化物电绝缘。本发明实施例涉及用于半导体制造的改进的介电膜。
-
公开(公告)号：CN112420596A
公开(公告)日：2021-02-26
申请号：CN202010321979.8
申请日：2020-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528
Abstract: 一种半导体装置的形成方法，提供导电填充层于内连线层的开口中。形成晶种层，接着氧化晶种层的一部分。在处理工艺中移除氧，并保湿且水解去氧化的晶种层表面以形成羟基化的子层。导电填充层形成于羟基子层上。
-
公开(公告)号：CN107039445A
公开(公告)日：2017-08-11
申请号：CN201610823361.5
申请日：2016-09-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11517 , H01L27/11524 , H01L23/62
CPC classification number: H01L27/11206 , H01L23/5252 , H01L27/11517 , H01L23/62 , H01L27/11524
Abstract: 本发明的实施例提供了一种存储单元，包括选择器、与选择器串联连接的熔丝、形成在选择器和熔丝上的接触蚀刻停止层、连接至熔丝的位线以及连接至选择器的字线。接触蚀刻停止层包括用于提高捕获电子的能力的高k电介质，因此增加了存储单元的保持时间。本发明的实施例还提供了存储单元的制造方法。
-
公开(公告)号：CN114725017A
公开(公告)日：2022-07-08
申请号：CN202210186160.4
申请日：2022-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开总体涉及半导体器件的导电特征及其形成方法。一种方法包括：在衬底之上形成器件区域；在器件区域之上形成第一电介质层；在第一电介质层中形成开口；沿着开口的侧壁和底表面共形地沉积第一导电材料；在第一导电材料上沉积第二导电材料以填充开口，其中，第二导电材料不同于第一导电材料；以及执行第一热工艺以形成从第一导电材料的第一区域延伸到第二导电材料的第二区域的界面区域，其中，界面区域包括第一导电材料和第二导电材料的均匀混合物。
-
Patent Agency Ranking
公开(公告)号：CN108231685B
公开(公告)日：2020-08-25
申请号：CN201711051864.6
申请日：2017-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种方法包括提供半导体结构，该半导体结构具有有源区域和邻近于有源区域的隔离结构，该有源区域具有夹置晶体管的沟道区域的源极和漏极区域，该半导体结构还具有位于沟道区域上方的栅极结构。该方法还包括在源极和漏极区域的一个中蚀刻沟槽，其中，该沟槽暴露隔离结构的侧壁的部分，在沟槽中外延生长第一半导体层，在第一半导体层上方外延生长第二半导体层，通过蚀刻工艺改变第二半导体层的顶面的部分的晶体刻面取向，并且在改变晶体刻面取向之后，在第二半导体层上方外延生长第三半导体层。
-
公开(公告)号：CN108242412B
公开(公告)日：2020-06-23
申请号：CN201611215254.0
申请日：2016-12-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67 , H01L21/3105 , C23C16/48
Abstract: 一种半导体元件固化装置、基材处理系统以及半导体元件固化方法。半导体元件固化装置包含壳体以及多个灯头组件。壳体具有通气开口以及多个灯头盖体。灯头盖体由通气开口的边缘延伸至壳体中，且各具有至少一穿孔。灯头组件设置于壳体中，且配置以朝实质上远离通气开口的方向发出紫外线。灯头盖体分别至少部分覆盖于灯头组件上。
-
公开(公告)号：CN111129065A
公开(公告)日：2020-05-08
申请号：CN201911036865.2
申请日：2019-10-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体结构的形成方法，并提供一种磁穿隧接面(magnetic tunnel junction,MTJ)存储单元的形成方法，其用于磁阻式随机存取存储器(magneto-resistive random access memory,MRAM)阵列之中。进行预清洗工艺以移除金属氧化层，其可形成于磁穿隧接面存储单元的底电极的顶表面上。在预清洗工艺期间，沉积磁穿隧接面层之前，底电极可曝露于空气中。预清洗工艺可包括远程等离子体工艺，其中金属氧化物与远程等离子体中所产生的氢自由基反应。
-
公开(公告)号：CN110957240A
公开(公告)日：2020-04-03
申请号：CN201910911362.9
申请日：2019-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67 , H01L21/677 , G01C9/00
Abstract: 本公开涉及一种感应器、装载端及水平方法，该装载端包括一电平感应器一、以及使用一装载端使装载端水平。在一个实施例中，一种感应器包括：一加速度计、多个指示灯、一处理器及一有线连接。加速度计配置以检测一装载端的电平及振动，并产生多个数据。指示灯配置以基于装载端的电平显示一水平测量及一水平方向。处理器配置以处理由加速度计所产生的数据。有线连接配置以将处理器连接至一外部装置。
-
公开(公告)号：CN107887254A
公开(公告)日：2018-04-06
申请号：CN201710624915.3
申请日：2017-07-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/768 , H01L23/538
CPC classification number: H01L23/5329 , H01L21/0214 , H01L21/02211 , H01L21/02271 , H01L21/0228 , H01L21/76843 , H01L21/76877 , H01L23/5283 , H01L23/53223 , H01L23/53238 , H01L27/14614 , H01L27/1463 , H01L27/14634 , H01L27/14636 , H01L27/14643 , H01L27/14687 , H01L21/76804 , H01L23/5384
Abstract: 本发明实施例公开了一种用于半导体制造的方法。该方法包括接收具有第一表面的器件，通过该表面暴露第一金属或第一金属的氧化物。该方法还包括在第一表面上方沉积具有Si、N、C和O的介电膜，从而使得介电膜在靠近第一表面的介电膜的第一部分中具有比在介电膜的第二部分中更高的N和C浓度，该介电膜的第二部分比第一部分进一步远离第一表面。该方法还包括在介电膜上方形成导电部件。介电膜将导电部件与第一金属或第一金属的氧化物电绝缘。本发明实施例涉及用于半导体制造的改进的介电膜。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.04 seconds)
