公开(公告)号：CN112490253B

公开(公告)日：2025-04-08

申请号：CN202010946568.8

申请日：2020-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  吴政达 ,  江振豪 ,  亚历山大卡尔尼斯基 ,  杜友伦 ,  陈逸群

IPC: H10D86/00 ,  H01L21/762

Abstract: 在一些实施例中，本公开涉及一种高电阻率绝缘体上硅(SOI)衬底及其形成方法。高电阻率绝缘体上硅衬底包括配置在半导体衬底之上的第一多晶硅层、第二多晶硅层、第三多晶硅层、绝缘体层以及有源半导体层。第二多晶硅层配置在第一多晶硅层之上，且第三多晶硅层配置在第二多晶硅层之上。位于绝缘体层之上的有源半导体层可配置在第三多晶硅层之上。第二多晶硅层与第一多晶硅层及第三多晶硅层相比具有较高的氧浓度。

公开(公告)号：CN113675220B

公开(公告)日：2024-09-13

申请号：CN202110747971.2

申请日：2021-07-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  张煜群 ,  李静宜 ,  李汝谅

IPC: H01L27/12 ,  H01L21/762

Abstract: 本文公开了用于高压绝缘体上半导体器件的深沟槽隔离结构。示例性深沟槽隔离结构围绕绝缘体上半导体衬底的有源区域。深沟槽隔离结构包括第一绝缘体侧壁间隔件、第二绝缘体侧壁间隔件以及设置在第一绝缘体侧壁间隔件和第二绝缘体侧壁间隔件之间的多层含硅隔离结构。多层含硅隔离结构包括设置在底部硅部分上方的顶部多晶硅部分。底部多晶硅部分由选择性沉积工艺形成，而顶部多晶硅部分由非选择性沉积工艺形成。在一些实施例中，底部硅部分掺杂有硼。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113113433A

公开(公告)日：2021-07-13

申请号：CN202011514528.2

申请日：2020-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  郭俊聪 ,  卢玠甫 ,  蔡敏瑛 ,  许乔竣 ,  李静宜

IPC: H01L27/146

Abstract: 本公开涉及一种具有被背面深沟槽隔离(BDTI)结构包围的光电二极管的图像传感器以及一种相关联的形成方法。在一些实施例中，多个像素区域被放置在图像感测管芯内，并且分别包括光电二极管，该光电二极管被配置为将辐射转换成电信号。光电二极管包括被光电二极管掺杂层包围的第一掺杂类型的光电二极管掺杂柱，该光电二极管掺杂层具有不同于第一掺杂类型的第二掺杂类型。BDTI结构被放置在相邻像素区域之间并且从图像感测管芯的背面延伸到光电二极管掺杂层内的位置。BDTI结构包括第二掺杂类型的掺杂衬垫和介电填充层。掺杂衬垫给介电填充层的侧壁表面加衬。

公开(公告)号：CN110875241A

公开(公告)日：2020-03-10

申请号：CN201910456703.8

申请日：2019-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政达 ,  蔡嘉雄 ,  卢玠甫 ,  刘冠良 ,  周世培 ,  郑有宏 ,  杜友伦

IPC: H01L21/762 ,  H01L27/12

Abstract: 本申请的各种实施例涉及一种用于形成具有厚器件层和厚绝缘层的绝缘体上半导体(SOI)衬底的方法。在一些实施例中，该方法包括形成覆盖处理衬底的绝缘层，并在牺牲衬底上外延形成器件层。将牺牲衬底接合到处理衬底，使得器件层和绝缘层位于牺牲衬底和处理衬底之间，并且去除牺牲衬底。去除包括对牺牲衬底实施蚀刻直到到达器件层。因为器件层通过外延形成并转移到处理衬底，所以器件层可以形成为具有大的厚度。此外，因为外延不受绝缘层厚度的影响，所以绝缘层可以形成为具有大的厚度。本发明实施例涉及用于形成绝缘体上半导体(SOI)衬底的方法。

公开(公告)号：CN109817514A

公开(公告)日：2019-05-28

申请号：CN201811269495.2

申请日：2018-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  许咏恩 ,  陈龙 ,  吴政达 ,  杜友伦 ,  蔡维恭 ,  杨明哲

IPC: H01L21/02 ,  H01L21/18 ,  H01L21/20

Abstract: 本公开一些实施例关于形成绝缘层上半导体基板的方法。方法可包括外延形成硅锗层于牺牲基板上，以及外延形成第一主动层于硅锗层上。第一主动层的组成不同于硅锗层的组成。翻转牺牲基板，并将第一主动层接合至第一基板上的介电层上表面上。移除牺牲基板与硅锗层，并蚀刻第一主动层以定义外侧侧壁并露出介电层上表面的外侧边缘。外延形成第二主动层于第一主动层上，以形成相连的主动层。第一主动层与第二主动层具有实质上相同的组成。

公开(公告)号：CN104347758B

公开(公告)日：2017-01-04

申请号：CN201410314942.7

申请日：2014-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  朱彦璋 ,  吴政达 ,  杜友伦 ,  蔡嘉雄 ,  陈晓萌

IPC: H01L31/18 ,  H01L31/0352 ,  H01L27/146

CPC classification number: H01L31/035254 ,  H01L27/14638 ,  H01L27/1464 ,  H01L27/14687 ,  H01L31/0232 ,  H01L31/02327 ,  H01L31/028 ,  H01L31/035218 ,  H01L31/105 ,  H01L31/109 ,  H01L31/18 ,  H01L31/1892 ,  Y02E10/50

Abstract: 本发明提供了一种形成背照式光敏器件的方法，包括：在牺牲衬底上形成渐变牺牲缓冲层；在渐变牺牲缓冲层上形成均匀层；在均匀层上形成第二渐变缓冲层；在第二渐变缓冲层上形成硅层；将器件层接合至硅层；以及去除渐变牺牲缓冲层和牺牲衬底。本发明还提供了一种光敏器件。

公开(公告)号：CN102593130B

公开(公告)日：2015-01-14

申请号：CN201110349219.9

申请日：2011-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  李启弘 ,  李资良

IPC: H01L27/092 ,  H01L29/06 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/205

CPC classification number: H01L29/66636 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/78 ,  H01L29/7848

Abstract: 一种半导体器件，具有：基板，包括主表面；栅极叠层，包括侧壁，位于基板上方；隔离件，位于基板上方，邻接栅极叠层的侧壁，其中，隔离件包括底面，底面具有外点，外点与栅极叠层的距离最远；隔离结构，位于基板中，栅极叠层的一侧，隔离结构的外边缘最靠近隔离件；以及应变材料，位于隔离件和隔离结构之间的基板的主表面下方，包括上部和下部，上部和下部通过过渡平面间隔开，过渡平面与基板的主表面之间的夹角为锐角。本发明还涉及一种半导体器件的制造方法。

公开(公告)号：CN103811351A

公开(公告)日：2014-05-21

申请号：CN201310075181.X

申请日：2013-03-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  郭紫微 ,  蔡俊雄 ,  许俊豪

IPC: H01L21/336 ,  H01L21/20

CPC classification number: H01L29/66636 ,  H01L29/7834 ,  H01L29/7848 ,  H01L29/66477

Abstract: 形成外延部件的方法。本发明提供一种集成电路器件和制造该集成电路器件的方法。所披露的方法提供了基本上无缺陷的外延部件。一种示例性方法包括：在衬底上方形成栅极结构；在衬底中形成凹槽从而使栅极结构介于凹槽之间；以及在凹槽中形成源极/漏极外延部件。形成源极/漏极外延部件包括：实施选择性外延生长工艺以在凹槽中形成外延层，以及实施选择性回蚀刻工艺以从外延层移除位错区。

公开(公告)号：CN112713156B

公开(公告)日：2025-03-18

申请号：CN202011139401.7

申请日：2020-10-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 ,  吴政达 ,  刘珀玮 ,  杜友伦 ,  张煜群

IPC: H10D86/00 ,  H01L21/762

Abstract: 在一些实施例中，本发明涉及一种集成芯片，所述集成芯片包括半导体装置、多晶硅隔离结构以及第一绝缘体衬垫及第二绝缘体衬垫。半导体装置设置在衬底的前侧上。多晶硅隔离结构连续地环绕半导体装置且从衬底的前侧朝衬底的后侧延伸。第一绝缘体衬垫及第二绝缘体衬垫分别环绕多晶硅隔离结构的第一最外侧壁及第二最外侧壁。衬底包括布置在第一绝缘体衬垫与第二绝缘体衬垫之间的单晶态小平面。单晶态小平面的顶部位于多晶硅隔离结构的最底表面、第一绝缘体衬垫的最底表面及第二绝缘体衬垫的最底表面上方。本发明也涉及一种形成隔离结构的方法。本发明在集成到同一衬底上的各种半导体装置之间提供可靠的电隔离。

公开(公告)号：CN115411056A

公开(公告)日：2022-11-29

申请号：CN202211210458.0

申请日：2018-10-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡敏瑛 ,  吴政达 ,  郑有宏 ,  杜友伦

IPC: H01L27/12 ,  H01L29/10 ,  H01L21/762 ,  H01L21/225

Abstract: 本发明实施例揭露复合半导体衬底、半导体装置及其制造方法。一种复合半导体衬底，其包含半导体衬底、氧掺杂结晶半导体层及绝缘层。所述氧掺杂结晶半导体层在所述半导体衬底上方，且所述氧掺杂结晶半导体层包含结晶半导体材料及多种氧掺杂剂。所述绝缘层在所述氧掺杂结晶半导体层上方。