-
公开(公告)号：CN110854100A
公开(公告)日：2020-02-28
申请号：CN201910343464.5
申请日：2019-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01F17/00 , H01F27/28
Abstract: 本申请提供一种多端点电感器，包括：一半导体基底；一互连结构，设置在半导体基底上，互连结构具有多个金属层；一第一磁性层，设置在互连结构的一最上表面上；一导线，设置在第一磁性层上；一第一输入/输出(I/O)接合结构，在一第一位置从导线分岔；一第二I/O接合结构，在一第二位置从导线分岔，第二位置与第一位置间隔开；以及一第三I/O接合结构，第三I/O接合结构在第一位置与第二位置之间的一第三位置从导电线分岔，其中第三I/O接合结构与第一I/O接合结构之间的一连接具有一第一电感，以及第一I/O接合结构与第二I/O接合结构之间的一替代连接具有一第二电感，第二电感大于第一电感。
-
公开(公告)号：CN106560920A
公开(公告)日：2017-04-12
申请号：CN201610707070.X
申请日：2016-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L23/5227 , H01L21/0273 , H01L21/288 , H01L21/31144 , H01L21/76802 , H01L21/7684 , H01L21/76879 , H01L23/3171 , H01L23/5226 , H01L23/5283 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2224/11 , H01L21/768
Abstract: 本发明实施例提供了一种具有超厚金属(UTM)的半导体结构。半导体结构包括衬底；位于衬底上方的金属层；以及位于金属层上方的UTM。UTM的面积密度大于40％和UTM的厚度等于或大于6微米。本发明提供了一种用于制造具有UTM的半导体结构的方法。方法包括：通过第一掩模将介电层图案化为具有多个沟槽，通过第二掩模图案化设置在相邻的沟槽之间的台面上的光刻胶，以及在多个沟槽中选择性地镀导电材料。本发明实施例涉及具有超厚金属的半导体结构和制造方法。
-
公开(公告)号：CN118486685A
公开(公告)日：2024-08-13
申请号：CN202311862926.7
申请日：2023-12-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64 , H01L23/58 , H01L23/488 , H01L21/50 , H01L21/60
Abstract: 本发明的实施例提供了一种半导体结构，包括具有在电路上方形成的重分布层(RDL)的电路。重分布层包括多个金属层。电感器形成在最上面的金属层中，并且电路直接位于电感器下方。凸块下金属化(UBM)层形成在最上面的金属层上和导电连接件形成在UBM层上。本发明的实施例还提供了一种半导体结构的形成方法。
-
公开(公告)号：CN110854100B
公开(公告)日：2021-09-03
申请号：CN201910343464.5
申请日：2019-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01F17/00 , H01F27/28
Abstract: 本申请提供一种多端点电感器，包括：一半导体基底；一互连结构，设置在半导体基底上，互连结构具有多个金属层；一第一磁性层，设置在互连结构的一最上表面上；一导线，设置在第一磁性层上；一第一输入/输出(I/O)接合结构，在一第一位置从导线分岔；一第二I/O接合结构，在一第二位置从导线分岔，第二位置与第一位置间隔开；以及一第三I/O接合结构，第三I/O接合结构在第一位置与第二位置之间的一第三位置从导电线分岔，其中第三I/O接合结构与第一I/O接合结构之间的一连接具有一第一电感，以及第一I/O接合结构与第二I/O接合结构之间的一替代连接具有一第二电感，第二电感大于第一电感。
-
-
-
Search Results
4
records
(took 0.023 seconds)
