-
公开(公告)号：CN119521817A
公开(公告)日：2025-02-25
申请号：CN202411532105.1
申请日：2024-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H10F39/18
Abstract: 本公开实施例提供了图像传感器及其制造方法。图像传感器包括衬底和栅电极。栅电极靠近衬底的第一侧设置。栅电极包括第一栅极部分、第二栅极部分和第三栅极部分。第一栅极部分设置在衬底的第一侧上方。第二栅极部分设置在衬底内并且连接至第一栅极部分。第三栅极部分设置在第二栅极部分之下并且连接至第二栅极部分。第一栅极部分的第一宽度大于第二栅极部分的第二宽度，并且第三栅极部分的第三宽度大于第二宽度。
-
公开(公告)号：CN119028947A
公开(公告)日：2024-11-26
申请号：CN202411058435.1
申请日：2024-08-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/522 , H01L23/535 , H01L23/48 , H01L23/488 , H01L21/768 , H01L21/48
Abstract: 半导体器件的金属层可以包括在半导体器件的互连结构中的极低介电常数(ELK)介电层中。金属层可以与延伸穿过半导体器件的接合区域中的碳化硅(SiC)层的接合通孔耦合。相对于使用诸如氮化硅和/或硅玻璃的其它介电材料，ELK介电层和/或碳化硅层减少了半导体中的应力迁移。相对于使用其它介电材料，ELK介电层和/或碳化硅层也减少了互连结构中的电阻‑电容(RC)延迟。ELK介电层和/或碳化硅层提供了与金属层和/或与金属层耦合的接合通孔的金属材料(例如，铜和/或另一种金属材料)的改进的粘合。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN113809013B
公开(公告)日：2024-09-06
申请号：CN202110380769.0
申请日：2021-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L27/146
Abstract: 本发明提供了半导体器件及其形成方法。根据本发明，半导体器件包含：具有第一区域及第二区域的衬底；沿衬底的第一区域及第二区域上方的方向延伸的多个鳍结构；第一区域中的第一晶体管及第二晶体管；设置在第一晶体管与第二晶体管之间的第一隔离结构；第二区域中的第三晶体管及第四晶体管；以及设置在第三晶体管与第四晶体管之间的第二隔离结构。该第一隔离结构包含沿该方向的第一宽度且该第二隔离结构包含沿该方向的第二宽度。该第二宽度大于该第一宽度。本申请的实施例还涉及模拟数字转换器。
-
公开(公告)号：CN117293033A
公开(公告)日：2023-12-26
申请号：CN202310579015.7
申请日：2023-05-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
Abstract: 一种鳍式场效晶体管半导体装置的形成方法，包含沉积导电材料横跨于相邻多个鳍片的每一者上；沉积牺牲遮罩于导电材料上；以牺牲遮罩图案化导电材料，以形成多个导电材料区段；沉积牺牲层于牺牲遮罩上，以及图案化牺牲层。牺牲层图案化的部分是残留于牺牲遮罩上，牺牲遮罩的部分是暴露，且牺牲遮罩的暴露的部分延伸横跨于相邻鳍片的每一者上。方法亦包含移除牺牲层的部分，其中牺牲层的此部分是在牺牲遮罩上，且在移除牺牲遮罩上的牺牲层的部分后，移除牺牲遮罩，自半导体基材磊晶成长多个源极/漏极区，并电性连接源极/漏极区至其他装置。
-
公开(公告)号：CN116564942A
公开(公告)日：2023-08-08
申请号：CN202310243777.X
申请日：2023-03-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开了一种结构和方法，涉及一种带有电阻器和电容器的半导体结构、系统及其形成方法，该半导体结构具有通过单掩模工艺形成的电阻器结构和金属‑绝缘体‑金属(MIM)电容器结构。半导体结构包括位于衬底上的互连结构、位于互连结构上的第一绝缘层、位于第一绝缘层上并由第二绝缘层分开的第一和第二导电板、位于第一导电板上的介电层和位于介电层上第三导电板。第一和第二导电板的底面是共面的。
-
Patent Agency Ranking
公开(公告)号：CN115763375A
公开(公告)日：2023-03-07
申请号：CN202210726188.2
申请日：2022-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 半导体结构包括：块状半导体衬底；第一多个介电隔离区域，位于块状半导体衬底上方；多个半导体鳍，突出高于第一多个介电隔离区域；第一栅极堆叠件，位于多个半导体鳍的顶面和侧壁上；第二多个介电隔离区域，位于块状半导体衬底上方；台面结构，位于第二多个介电隔离区域中；以及第二栅极堆叠件，位于台面结构上方。第一栅极堆叠件和第二栅极堆叠件的顶面彼此共面。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN113130481A
公开(公告)日：2021-07-16
申请号：CN202011460737.3
申请日：2020-12-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了半导体装置及其制造方法。在一实施方式中，半导体装置包括：一基板其包括一核心装置区域和一输入/输出装置(I/O)装置区域；在核心装置中的多个核心装置，多个核心装置中的各者包括沿着第一方向延伸的第一主动区域；以及在输入/输出装置区域中的多个第一输入/输出装置(I/O)晶体管，多个第一输入/输出装置(I/O)晶体管中的各者包括沿着第一方向延伸的第二主动区域。第一主动区域包括第一宽度其沿着垂直于第一方向的第二方向，并且第二主动区域包括第二宽度其沿着第二方向。第二宽度大于第一宽度。
-
公开(公告)号：CN107301951A
公开(公告)日：2017-10-27
申请号：CN201611096470.8
申请日：2016-12-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/04
CPC classification number: H01L29/7848 , H01L29/045 , H01L29/165 , H01L29/66803 , H01L29/7851 , H01L29/66795 , H01L29/785
Abstract: 本发明实施例提供了一种制造FinFET的方法，包括至少以下步骤。通过从半导体衬底的(110)晶格面法向向量倾斜8.05±2°来确定 方向。沿着垂直于 方向的晶格面图案化半导体衬底，从而在半导体衬底中形成多个沟槽和形成至少一个具有设置在(551)晶格面上的侧壁的半导体鳍。绝缘体位于沟槽中。在半导体鳍的部分上方和绝缘体的部分上方形成栅极堆叠件。在由栅极堆叠件暴露的半导体鳍上方形成应变材料部分。本发明实施例涉及鳍式场效应晶体管及其制造方法。
-
公开(公告)号：CN113130482B
公开(公告)日：2025-01-17
申请号：CN202110086559.0
申请日：2021-01-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了半导体器件和方法。根据本发明的半导体器件包括第一区域中的第一晶体管和第二区域中的第二晶体管。该第一晶体管包括沿着第一方向纵向延伸的第一栅极结构，以及在该第一栅极结构的侧壁上方的第一栅极间隔件、第二栅极间隔件和第三栅极间隔件。该第二晶体管包括沿着第一方向纵向延伸的第二栅极结构，以及在该第二栅极结构的侧壁上方的第一栅极间隔件和第三栅极间隔件。第一栅极间隔件、第二栅极间隔件和第三栅极间隔件的组成不同，并且第三栅极间隔件直接位于第二区域中的第一栅极间隔件上。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.084 seconds)
