高性能MOSFET
    5.
    发明授权

    公开(公告)号:CN110718588B

    公开(公告)日:2023-12-26

    申请号:CN201811318133.8

    申请日:2018-11-07

    Abstract: 本发明描述了一种用于形成具有可调整性能的全环栅纳米片FET的方法。该方法包括在衬底上设置具有不同宽度的第一垂直结构和第二垂直结构,其中,第一垂直结构和第二垂直结构的顶部包括具有交替的第一纳米片层和第二纳米片层的多层纳米片堆叠件。该方法还包括在第一垂直结构和第二垂直结构的顶部上方设置牺牲栅极结构;在第一垂直结构和第二垂直结构上方沉积隔离层,从而使得隔离层围绕牺牲栅极结构的侧壁;蚀刻牺牲栅极结构以从第一垂直结构和第二垂直结构暴露每个多层纳米片堆叠件;从每个暴露的多层纳米片堆叠件去除第二纳米片层以形成悬置的第一纳米片层;形成金属栅极结构以围绕悬置的第一纳米片层。本发明实施例涉及高性能MOSFET。

    高性能MOSFET
    6.
    发明公开

    公开(公告)号:CN110718588A

    公开(公告)日:2020-01-21

    申请号:CN201811318133.8

    申请日:2018-11-07

    Abstract: 本发明描述了一种用于形成具有可调整性能的全环栅纳米片FET的方法。该方法包括在衬底上设置具有不同宽度的第一垂直结构和第二垂直结构,其中,第一垂直结构和第二垂直结构的顶部包括具有交替的第一纳米片层和第二纳米片层的多层纳米片堆叠件。该方法还包括在第一垂直结构和第二垂直结构的顶部上方设置牺牲栅极结构;在第一垂直结构和第二垂直结构上方沉积隔离层,从而使得隔离层围绕牺牲栅极结构的侧壁;蚀刻牺牲栅极结构以从第一垂直结构和第二垂直结构暴露每个多层纳米片堆叠件;从每个暴露的多层纳米片堆叠件去除第二纳米片层以形成悬置的第一纳米片层;形成金属栅极结构以围绕悬置的第一纳米片层。本发明实施例涉及高性能MOSFET。

    带有梯度含锗沟道的FinFET

    公开(公告)号:CN104518026B

    公开(公告)日:2018-06-26

    申请号:CN201310744235.7

    申请日:2013-12-25

    CPC classification number: H01L27/0886 H01L21/823431

    Abstract: 一种方法包括:形成半导体鳍状件,在该半导体鳍状件的顶面和侧壁上形成伪栅极,以及去除该伪栅极以形成凹槽。该半导体鳍状件暴露于该凹槽。在去除该伪栅极之后,对该半导体鳍状件实施氧化以形成位于该凹槽中的富集的含锗鳍状件和位于该富集的含锗鳍状件的顶面和侧壁上的氧化硅层。该方法还包括在该富集的含锗鳍状件上方形成栅极电介质,以及在该栅极电介质上方形成栅电极。本发明还包括带有梯度含锗沟道的FinFET。

Patent Agency Ranking