-
公开(公告)号：CN117410333A
公开(公告)日：2024-01-16
申请号：CN202210794118.0
申请日：2022-07-07
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L29/78 , H01L27/092 , H01L21/8238 , H01L21/28 , H01L21/336
Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有叠层结构，包括一个或多个堆叠的沟道叠层，包括牺牲层和位于牺牲层上的沟道层，基底上还形成有横跨叠层结构的伪栅结构，伪栅结构覆盖叠层结构的侧壁和顶部；沿垂直于伪栅结构侧壁方向，去除部分宽度的牺牲层，形成由沟道层和剩余牺牲层围成的沟槽；进行多次填充处理，在沟槽中形成内侧墙；其中，填充处理包括：形成覆盖伪栅结构、叠层结构和基底的内侧墙材料层，内侧墙材料层还位于沟槽中；去除覆盖伪栅结构、沟道层侧壁和基底顶部的内侧墙材料层，保留位于沟槽中的内侧墙材料层作为子内侧墙；多层子内侧墙叠加构成内侧墙。本发明有利于提高半导体结构的工作性能。
-
公开(公告)号：CN116959528A
公开(公告)日：2023-10-27
申请号：CN202311141769.0
申请日：2023-09-06
Applicant: 北京大学 , 北方集成电路技术创新中心(北京)有限公司
IPC: G11C13/00
Abstract: 本发明提供了一种面向多值忆阻器阵列的写‑校验电路及方法，属于微电子技术领域；本发明电路包括控制状态机、高电压通路和读出电路，通过写‑校验电路中控制状态机控制高电压通路和读出电路，实现对多值忆阻器阵列的写‑校验，写‑校验电路的读出电路中钳位放大器、钳位三极管和读出电阻组成的钳位电路使得可以读出具有更大开关比的器件的电导值，实现多值器件的精确读出；同时写‑校验方法中等待功能的引入，减少脉冲施加次数，降低弛豫时间对编程精度的影响，可以用更高的精度实现器件的编程。
-
公开(公告)号：CN116072174A
公开(公告)日：2023-05-05
申请号：CN202211656274.7
申请日：2022-12-22
Applicant: 中国科学院微电子研究所 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 本发明涉及一种VCMA‑STT MTJ的存储单元及存储方法，VCMA‑STT MTJ的存储单元包括：多个VCMA‑STT MTJ器件；驱动电路，被配置为器件施加电压，包括施加第一电压，调控MTJ的自由层的临界翻转电流；施加第二电压，调控MTJ自由层的磁矩方向。本发明通过电压调控实现了器件在VCMA和STT模式下切换，实现了存储器件的选通开关和存储功能，替代了现有技术中的1T‑1R存储结构，规避了与CMOS集成的工艺复杂度，在特定小规模原型存储阵列的实现中具有较大的科研使用价值。
-
公开(公告)号：CN117998850A
公开(公告)日：2024-05-07
申请号：CN202410171502.4
申请日：2024-02-06
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
IPC: H10B20/25
Abstract: 一种单次可编程存储器件及其制备方法、单次可编辑存储单元。该单次可编程存储器件包括半导体衬底、第一绝缘层和单次可编程存储单元。半导体衬底包括第一掺杂区，第一绝缘层设置在半导体衬底上，单次可编程存储单元设置在第一绝缘层远离半导体衬底的一侧。单次可编程存储单元包括第一电极、电介质层和第二电极，第一电极与第一掺杂区电连接。电介质层的电阻状态包括初始高阻态和低阻态，电介质层被配置为在第一电极和第二电极施加编程电压后形成导电细丝，导电细丝使得电介质层的电阻状态由初始高阻态变为低阻态，施加反向编程电压后导电细丝使得电介质层的电阻状态保持为低阻态。该单次可编程存储器件具有低功耗、高可靠性、高集成度等优点。
-
公开(公告)号：CN117529219A
公开(公告)日：2024-02-06
申请号：CN202311591095.4
申请日：2023-11-27
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 一种阻变存储器和存储器件。该阻变存储器包括第一电极、第二电极以及第一电极和第二电极之间的阻变层，第一电极和第二电极中的至少一个包括第一区域和至少部分围绕第一区域的第二区域，第一区域的材料的功函数小于第二区域的材料的功函数。该阻变存储器中导电细丝更容易形成在第一区域处，从而使得导电细丝的形成位置更集中且稳定，可增强器件的一致性，进而增强器件的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN115312502A
公开(公告)日：2022-11-08
申请号：CN202210943633.0
申请日：2022-08-08
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
IPC: H01L23/544 , H01L21/66 , H01L45/00 , H01L27/24
Abstract: 一种阻变存储器测试结构、用于阻变存储器测试结构的操作方法以及制备方法。该阻变存储器测试结构包括衬底以及设置在衬底上的阻变存储器、限流电阻和至少一个测试垫，阻变存储器包括衬底的表面上在远离衬底的方向上依次提供的第一电极、阻变存储层和第二电极，限流电阻在衬底上的表面上呈条状延伸，第一电极与限流电阻一体形成在同一层中，且经由限流电阻与至少一个测试垫电连接。该阻变存储器测试结构的制作工艺简单，用于对不同阻变存储器材料体系的研究中可以极大降低测试成本。
-
公开(公告)号：CN117998869A
公开(公告)日：2024-05-07
申请号：CN202410171505.8
申请日：2024-02-06
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 提供一种存储装置及其制作方法，存储装置包括第一存储器和第二存储器；第一存储器包括沿第一方向层叠设置的第一电极、第一阻变层和第二电极；第二存储器包括沿第一方向层叠设置的第三电极、第二阻变层和第四电极；第一电极包括彼此连接的第一材料层和第二材料层，第一材料层的材料与至少部分第二材料层的材料不同；第一材料层和第二材料层均与第一阻变层接触，且至少部分第二材料层与第三电极同层设置。本公开提供的存储装置及其制作方法，能够简化第一存储器和第二存储器的集成工艺，而且无需占用额外的版图面积即可实现更复杂的电路系统功能。
-
公开(公告)号：CN117460401A
公开(公告)日：2024-01-26
申请号：CN202311595478.9
申请日：2023-11-27
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 一种阻变存储器和存储器件。该阻变存储器包括第一电极、第二电极以及第一电极和第二电极之间的阻变层，第一电极和所述第二电极中的至少一个在靠近阻变层的一侧具有第一界面区域和第二界面区域，位于第一界面区域的电极材料的氧结合能力小于位于第二界面区域的电极材料的氧结合能力。该阻变存储器中导电细丝更容易形成在第二界面区域处，从而使得导电细丝的形成位置更集中且稳定，可增强器件的一致性，进而增强器件的可靠性。
-
公开(公告)号：CN117410334A
公开(公告)日：2024-01-16
申请号：CN202210801283.4
申请日：2022-07-08
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L29/78 , H01L21/28 , H01L21/336
Abstract: 一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有叠层结构，包括一个或多个堆叠的沟道叠层，包括牺牲层和位于牺牲层上的沟道层，基底上还形成有横跨叠层结构的伪栅结构；沿垂直于伪栅结构侧壁方向，去除部分宽度的牺牲层，形成由沟道层和剩余牺牲层围成的沟槽；形成保形覆盖伪栅结构、叠层结构和基底的内侧墙材料层；形成覆盖位于叠层结构端部的内侧墙材料层的保护层；去除保护层露出的内侧墙材料层；去除叠层结构周围的保护层，露出叠层结构端部的内侧墙材料层；去除叠层结构周围的保护层后，去除沟槽外部被暴露的内侧墙材料层，保留位于沟槽中的内侧墙材料层作为内侧墙。本发明有利于提高半导体结构的工作性能。
-
公开(公告)号：CN116755638A
公开(公告)日：2023-09-15
申请号：CN202311036241.7
申请日：2023-08-17
Applicant: 北京大学 , 北方集成电路技术创新中心(北京)有限公司
IPC: G06F3/06
Abstract: 本发明提供了一种低资源消耗的面向忆阻器耐久性的磨损均衡方法，属于集成电路技术领域。本发明是将被频繁写入数据的存储空间块与未被频繁写入数据的存储空间块进行数据交换，使数据写入在整个存储空间上尽可能均匀，有助于缓解频繁读写带来的器件损坏的问题，提高RRAM阵列寿命。同时，该发明在不改变存储器整体架构的情况下，尽可能少的花费额外存储资源和算力，保证较低的面积与能量开销，具有广阔的应用前景。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.048 seconds)
