-
公开(公告)号：CN117998869A
公开(公告)日：2024-05-07
申请号：CN202410171505.8
申请日：2024-02-06
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 提供一种存储装置及其制作方法，存储装置包括第一存储器和第二存储器；第一存储器包括沿第一方向层叠设置的第一电极、第一阻变层和第二电极；第二存储器包括沿第一方向层叠设置的第三电极、第二阻变层和第四电极；第一电极包括彼此连接的第一材料层和第二材料层，第一材料层的材料与至少部分第二材料层的材料不同；第一材料层和第二材料层均与第一阻变层接触，且至少部分第二材料层与第三电极同层设置。本公开提供的存储装置及其制作方法，能够简化第一存储器和第二存储器的集成工艺，而且无需占用额外的版图面积即可实现更复杂的电路系统功能。
-
公开(公告)号：CN117998850A
公开(公告)日：2024-05-07
申请号：CN202410171502.4
申请日：2024-02-06
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
IPC: H10B20/25
Abstract: 一种单次可编程存储器件及其制备方法、单次可编辑存储单元。该单次可编程存储器件包括半导体衬底、第一绝缘层和单次可编程存储单元。半导体衬底包括第一掺杂区，第一绝缘层设置在半导体衬底上，单次可编程存储单元设置在第一绝缘层远离半导体衬底的一侧。单次可编程存储单元包括第一电极、电介质层和第二电极，第一电极与第一掺杂区电连接。电介质层的电阻状态包括初始高阻态和低阻态，电介质层被配置为在第一电极和第二电极施加编程电压后形成导电细丝，导电细丝使得电介质层的电阻状态由初始高阻态变为低阻态，施加反向编程电压后导电细丝使得电介质层的电阻状态保持为低阻态。该单次可编程存储器件具有低功耗、高可靠性、高集成度等优点。
-
公开(公告)号：CN117529219A
公开(公告)日：2024-02-06
申请号：CN202311591095.4
申请日：2023-11-27
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 一种阻变存储器和存储器件。该阻变存储器包括第一电极、第二电极以及第一电极和第二电极之间的阻变层，第一电极和第二电极中的至少一个包括第一区域和至少部分围绕第一区域的第二区域，第一区域的材料的功函数小于第二区域的材料的功函数。该阻变存储器中导电细丝更容易形成在第一区域处，从而使得导电细丝的形成位置更集中且稳定，可增强器件的一致性，进而增强器件的可靠性。
-
公开(公告)号：CN115312502A
公开(公告)日：2022-11-08
申请号：CN202210943633.0
申请日：2022-08-08
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
IPC: H01L23/544 , H01L21/66 , H01L45/00 , H01L27/24
Abstract: 一种阻变存储器测试结构、用于阻变存储器测试结构的操作方法以及制备方法。该阻变存储器测试结构包括衬底以及设置在衬底上的阻变存储器、限流电阻和至少一个测试垫，阻变存储器包括衬底的表面上在远离衬底的方向上依次提供的第一电极、阻变存储层和第二电极，限流电阻在衬底上的表面上呈条状延伸，第一电极与限流电阻一体形成在同一层中，且经由限流电阻与至少一个测试垫电连接。该阻变存储器测试结构的制作工艺简单，用于对不同阻变存储器材料体系的研究中可以极大降低测试成本。
-
公开(公告)号：CN118450714A
公开(公告)日：2024-08-06
申请号：CN202410171727.X
申请日：2024-02-06
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 一种阻变存储器及其制作方法，包括沿第一方向层叠设置的第一电极、阻变层和第二电极，其中，阻变层位于第一电极和第二电极之间；第一电极包括第一材料层和第二材料层，第二材料层位于第一材料层和阻变层之间；第二材料层在第一方向上的尺寸与第二材料层在第二方向上的尺寸的比值为第一比值，第二方向与第一方向相垂直；第一电极在第一方向上的尺寸与第一电极在第二方向上的尺寸的比值为第二比值；第一比值小于第二比值。本公开的阻变存储器，通过设置第一比值小于第二比值，在制作第二材料层时能够防止第二材料层内出现孔洞，从而防止第一电极、阻变层和第二电极的结构发生改变，以提升阻变存储器的性能。
-
Patent Agency Ranking
公开(公告)号：CN115472572A
公开(公告)日：2022-12-13
申请号：CN202110650454.3
申请日：2021-06-10
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/8249 , H01L27/06
Abstract: 本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底包括第一区域，所述第一区域的半导体衬底表面形成有若干依次堆叠的牺牲层和沟道层，所述若干依次堆叠的牺牲层和沟道层表面形成有伪栅极结构，其中，所述牺牲层侧壁形成有第二侧墙；源极和漏极，分别位于所述第二侧墙和沟道层侧壁，其中，所述源极和所述漏极具有相反的掺杂类型。本申请提供一种半导体结构及其形成方法，一方面将TFET器件结构特点与GAA结构特点结合，可以实现TFET器件尺寸的进一步缩小，降低静态功耗，另一方面将外延生长形成源漏极的方法用于平面CMOS器件中，可以解决TFET器件的多晶硅栅极形成高阻的问题。
-
公开(公告)号：CN114256073A
公开(公告)日：2022-03-29
申请号：CN202011026273.5
申请日：2020-09-25
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/10 , H01L29/08
Abstract: 本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底包括第一区域和第二区域以及隔离所述第一区域和所述第二区域的隔离结构；栅极结构，位于所述第一区域和所述第二区域的半导体衬底上；第一侧墙，位于所述栅极结构的侧壁；源极和漏极，位于所述栅极结构两侧的半导体衬底中，其中，所述第一区域还包括轻掺杂源极，所述轻掺杂源极延伸至所述第一区域上源极一侧的第一侧墙下方；第二侧墙，位于所述第一区域上的漏极一侧的第一侧墙侧壁以及所述第二区域的第一侧墙侧壁。本申请所述的半导体结构及其形成方法，可以改善TFET器件的双极效应以及提高器件的隧穿电流，提高器件可靠性。
-
公开(公告)号：CN118613142A
公开(公告)日：2024-09-06
申请号：CN202310213039.0
申请日：2023-03-06
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
Abstract: 一种阻变随机存储器及其形成方法，其中方法包括：衬底内具有第一金属互连层，衬底暴露出第一金属互连层表面；在衬底表面形成第一介质层和位于第一介质层内的第一开口，第一开口暴露出第一金属互连层部分表面；在第一开口内形成初始第一电极层和位于初始第一电极层表面的第一掩膜层，第一掩膜层填满第一开口；以第一掩膜层为掩膜，刻蚀第一开口侧壁的初始第一电极层，直到暴露出第一金属互连层表面，形成第一电极层，第一电极层侧壁至第一开口侧壁之间具有第二开口；在第二开口内形成隔离层；在形成隔离层之后，去除第一掩膜层；在去除第一掩膜层之后，在第一开口内形成阻变层和位于阻变层表面的第二电极层，提高了阻变随机存储器尺寸的精确性。
-
公开(公告)号：CN114864399B
公开(公告)日：2024-08-20
申请号：CN202110153409.7
申请日：2021-02-04
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/335 , H01L29/739 , H01L29/423
Abstract: 一种半导体结构的形成方法，包括：在栅极结构的侧壁上形成侧墙；在第一器件区中，在栅极结构一侧的基底内形成源区，在栅极结构另一侧的基底内形成漏区，漏区与源区的掺杂类型不同；在基底、栅极结构以及侧墙上保形覆盖硅化物阻挡膜；去除位于第一器件区的硅化物阻挡膜，形成硅化物阻挡层；去除位于第一器件区靠近源区一侧的侧墙，暴露出第一器件区的源区与栅极结构之间的基底；在第一器件区的源区与栅极结构之间的基底内形成第一轻掺杂区；在源区和漏区与第一轻掺杂区的顶面形成金属硅化物层。本发明实施例降低在靠近源区一侧产生硅化物阻挡膜残留的几率，有利于金属硅化物层在第一轻掺杂区上更好地形成，提高TFET器件的分凝效果。
-
公开(公告)号：CN115377012B
公开(公告)日：2024-04-19
申请号：CN202110556071.X
申请日：2021-05-21
Applicant: 北方集成电路技术创新中心(北京)有限公司
IPC: H01L21/8249 , H01L27/06
Abstract: 一种半导体结构的形成方法，包括：提供基底，包括第一器件区，基底上形成有栅极结构，栅极结构侧壁形成有侧墙，第一器件区的栅极结构一侧基底内形成有源区，另一侧基底内形成有漏区，漏区与源区掺杂类型不同；去除第一器件区靠近源区一侧的侧墙，露出源区与栅极结构之间的基底；去除第一器件区靠近源区一侧的侧墙后，形成保形覆盖基底、栅极结构以及侧墙的硅化物阻挡层；去除第一器件区的硅化物阻挡层；去除第一器件区的硅化物阻挡层后，对靠近源区一侧的栅极结构侧壁和基底的拐角处进行清除处理；进行清除处理后，在源区和漏区的顶面形成金属硅化物层。本发明减少第一器件区靠近源区一侧的基底上的硅化物阻挡层的残留，优化了半导体器件的性能。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.062 seconds)
