-
公开(公告)号：CN117729838A
公开(公告)日：2024-03-19
申请号：CN202311735346.1
申请日：2023-12-15
Applicant: 中国科学院微电子研究所 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 本申请提供一种半导体器件及其制造方法，包括第一导电叠层、铁电层、第一金属层、隧道结、第二金属层、磁性层、钉扎层和第二导电叠层；隧道结包括自由层、绝缘层和参考层，自由层和参考层的磁性方向垂直，这样该半导体器件可以作为传感器器件进行探测。在第一导电叠层和自由层之间施加电压，调整自由层的磁性方向，以使自由层的磁性方向和参考层的磁性方向平行，此时该半导体器件可以作为存储器进行数据存储。通过在第一导电叠层和自由层之间施加电压，从而调控隧道结中自由层的磁性方向，实现自由层和参考层之间的磁性方向由垂直调整为平行，从而将半导体器件的探测功能调整为存储功能，实现同一个半导体器件既能够进行探测也能够进行存储。
-
公开(公告)号：CN116072174A
公开(公告)日：2023-05-05
申请号：CN202211656274.7
申请日：2022-12-22
Applicant: 中国科学院微电子研究所 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 本发明涉及一种VCMA‑STT MTJ的存储单元及存储方法，VCMA‑STT MTJ的存储单元包括：多个VCMA‑STT MTJ器件；驱动电路，被配置为器件施加电压，包括施加第一电压，调控MTJ的自由层的临界翻转电流；施加第二电压，调控MTJ自由层的磁矩方向。本发明通过电压调控实现了器件在VCMA和STT模式下切换，实现了存储器件的选通开关和存储功能，替代了现有技术中的1T‑1R存储结构，规避了与CMOS集成的工艺复杂度，在特定小规模原型存储阵列的实现中具有较大的科研使用价值。
-
公开(公告)号：CN115884602A
公开(公告)日：2023-03-31
申请号：CN202211732320.7
申请日：2022-12-30
Applicant: 中国科学院微电子研究所 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 本发明涉及一种基于铁电/铁磁材料耦合的双模式电压调控MRAM存储单元及其调控方法，电压调控单元在隧道结中的自由层与底电极之间施压电压，通过施加电压调控铁电层，使得铁电层可在未击穿状态和击穿状态之间切换；当铁电层处于未击穿状态时，影响自由层的磁各向异性能发生可逆的变化；当铁电层处于击穿状态时，影响自由层的永久性磁矩增大，使得自由层的磁各向异性能发生非易失性变化。
-
公开(公告)号：CN113690366B
公开(公告)日：2025-03-21
申请号：CN202110945619.X
申请日：2021-08-17
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供一种SOT‑MRAM存储单元及其制备方法，该SOT‑MRAM存储单元包括：磁性隧道结，包括从下至上依次层叠的自由层、势垒层和参考层，自由层具有方向可变的垂直磁化，参考层具有方向固定的垂直磁化；位于磁性隧道结下方的自旋轨道耦合层，与自由层接触，自旋轨道耦合层用于产生自旋轨道矩，以使自由层磁化翻转；位于自旋轨道耦合层上方且环绕于磁性隧道结四周侧壁的铁磁层，铁磁层为面内水平磁化，磁化方向平行于自旋轨道耦合层中通过的写电流方向，以对磁性隧道结产生一个水平磁场。本发明能够在无外加磁场的条件下，利用自旋轨道矩实现自由层确定性的磁化翻转。
-
公开(公告)号：CN117746939A
公开(公告)日：2024-03-22
申请号：CN202311745614.8
申请日：2023-12-18
Applicant: 中国科学院微电子研究所
IPC: G11C11/16
Abstract: 本公开提供了一种基于SOT‑MTJ的逻辑运算单元和实现逻辑运算方法，该单元包括：公共底电极以及多个磁性隧道结，每个磁性隧道结至少包括自由层、绝缘层、参考层以及顶电极；每个顶电极均接入一个对应的调控电压，以调控磁性隧道结的翻转电压阈值；公共底电极的一端接入第一输入电压，公共底电极的另一端接入第二输入电压，第一输入电压和第二输入电压之间的差值形成输入电压，以根据输入电压的大小和翻转电压阈值调整磁性隧道结的阻态。本公开通过具有公共底电极的多个磁性隧道结所组成的逻辑运算单元，实现SOT‑MTJ器件的高密度集成，并在公共底电极的输入电压写入情况配合调控电压的写入即可实现多种类型的逻辑运算。
-
Patent Agency Ranking
公开(公告)号：CN110277490B
公开(公告)日：2023-06-09
申请号：CN201910552881.0
申请日：2019-06-24
Applicant: 中国科学院微电子研究所
Abstract: 一种STT‑MRAM参考单元及其制备方法及包含该参考单元的芯片，该参考单元包含两个并联的支路，其中一个支路上包含两个串联的隧道结，这两个串联的隧道结阻态不同，一个隧道结的自由层与另一个隧道结的自由层串联连接。通过自由层与自由层的互联，在初始化时仅通过单向电流即可实现，方便简单；另外，在数据读出时，由于两个串联的隧道结通过自由层相连接，在读出电流与初始化电流的方向相同时，无论如何都不会产生某一个隧道结发生翻转的情形，具有很高的可靠性，避免了现有技术中参考层与自由层连接形式对应的读出时较容易使其中一个隧道结发生翻转的问题，此外，对应的制备工艺相对简单，省去了传统结构中的通孔。
-
公开(公告)号：CN109713118B
公开(公告)日：2023-05-23
申请号：CN201811604863.4
申请日：2018-12-26
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供一种磁阻式随机存储器及其制造方法，在保护层沿自旋轨道耦合层中的电流方向一侧上覆盖有应力层，这样，由于应力层的存在，会在磁性层的局部表面上产生应力，从而形成直于电流源方向上形成横向不对称结构，当自旋轨道耦合层中通入电流时，在应力作用下使得磁性层的自旋轨道耦合作用为非对称，从而，在局部应力作用下实现磁矩的定向翻转。
-
公开(公告)号：CN109904309B
公开(公告)日：2023-04-18
申请号：CN201910208579.3
申请日：2019-03-19
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供一种多态磁存储器及其制造方法，自旋轨道耦合层上设置有磁阻隧道结，沿磁阻隧道结一侧注入掺杂离子之后，进行热退火，从而，在自旋轨道耦合层所在平面内、垂直于电流方向上，在磁阻隧道结内的掺杂离子具有浓度的梯度变化，进而，在垂直于电流方向上形成对称性的破坏，当自旋轨道耦合层中通入电流时，无需外加磁场，磁阻随电流线性多态输出，实现多态存储，可以满足神经网络突触的硬件需求，应用至神经网络计算中。
-
公开(公告)号：CN113224232A
公开(公告)日：2021-08-06
申请号：CN202110454799.1
申请日：2021-04-26
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种基于底电极垂直向电压控制的SOT‑MRAM及制造、写入方法，属于半导体器件及其制造技术领域，解决了现有技术中SOT‑MRAM难以实现便于集成和产业化的磁矩定向翻转的问题。包括铁电薄膜层，设置有两个金属电极，通过两个金属电极向铁电薄膜层施加第一电压；底电极，位于铁电薄膜层之上并设置于铁电薄膜层中部，呈长条形，在底电极两端施加第二电压；隧道结，位于底电极之上并设置于底电极中部，包括由下至上依次层叠的自由层、隧穿层和参考层；其中，两个金属电极相对设置在铁电薄膜层相对的两个边缘上，并位于所在边缘中线的一侧，且两个边缘位于底电极长边方向的两侧，通过所述两个金属电极施加第一电压的方向与底电极长边方向垂直。
-
公开(公告)号：CN111063798A
公开(公告)日：2020-04-24
申请号：CN201911382651.0
申请日：2019-12-27
Applicant: 中国科学院微电子研究所
Abstract: 本申请提供一种刻蚀方法，在衬底上从下至上可以依次形成底层电极膜层、固定磁性膜层、隧穿绝缘膜层、自由磁性膜层和顶层电极膜层，分别对顶层电极膜层、自由磁性膜层和隧穿绝缘膜层进行刻蚀，形成顶层电极层、自由磁性层和隧穿绝缘层的堆叠层，在堆叠层的侧壁形成侧墙，侧墙可以在对固定磁性膜层进行刻蚀形成固定磁性层的过程中保护堆叠层。也就是说，在进行固定磁性模层的刻蚀时，隧穿绝缘层的侧壁已经形成有侧墙，因此不会有金属飞溅到隧穿绝缘层的侧壁上，也不会对隧穿绝缘层造成刻蚀损伤，保证了隧穿绝缘层的结构完整性和功能完整性，因此提高了器件的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.065 seconds)
