一种具有双栅结构的耗尽型GaN HEMT器件及其应用

    公开(公告)号:CN118553777B

    公开(公告)日:2025-04-04

    申请号:CN202410801501.3

    申请日:2024-06-20

    Applicant: 北京大学

    Inventor: 魏进 余晶晶

    Abstract: 本发明公开了一种具有双栅结构的耗尽型GaN HEMT器件及其应用。该器件具有第一栅极和第二栅极,其中,第一栅极为主要栅极,用于开启或者关闭器件;第二栅极位于源极与第一栅极之间;第一栅极和第二栅极对应的阈值电压都是负值,且第二栅极对应的阈值电压的绝对值小于第一栅极对应的阈值电压的绝对值。该具有双栅结构的耗尽型GaN HEMT器件能够降低其本身及其所在电路中能流过的过电流大小,通过在功率电子电路中加入所述具有双栅结构的耗尽型GaN HEMT器件与功率器件相串联的电路结构,该耗尽型GaN HEMT器件会限制流过该电路结构的过电流大小,从而提高该功率器件的过电流保护能力。

    一种P沟道氮化镓器件及其制备方法和电子设备

    公开(公告)号:CN119603987A

    公开(公告)日:2025-03-11

    申请号:CN202411795613.9

    申请日:2024-12-06

    Applicant: 北京大学

    Inventor: 魏进 祁恒源 李腾

    Abstract: 本申请提供了一种P沟道氮化镓器件及其制备方法和电子设备,涉及半导体器件技术领域。通过设置第一刻蚀自停止层作为P型沟道的刻蚀停止界面,避免了对第一P型沟道层进行刻蚀时对主P型沟道层造成影响,保证了主P型沟道层的表面的在栅极凹槽处的质量高,同时还能保证所需的P型沟道的刻蚀深度符合预期,有效控制栅极结构下P型沟道的厚度,由此提高了P型沟道氮化镓器件的性能。尤其在大规模制备P型沟道氮化镓器件时,所有P型沟道氮化镓器件在进行P型沟道刻蚀时的刻蚀停止界面相同,改善了不同P型沟道氮化镓器件制备时出现的P型沟道刻蚀深度不均匀的情况,提高了制备良率。

    一种提高增强型GaN HEMT短路能力的方法及其器件结构

    公开(公告)号:CN117457494B

    公开(公告)日:2024-09-06

    申请号:CN202311109267.X

    申请日:2023-08-31

    Applicant: 北京大学

    Inventor: 魏进 余晶晶

    Abstract: 本发明公开了一种提高增强型GaN HEMT短路能力的方法及其器件结构。在传统结构增强型GaN HEMT的栅源之间紧邻源极区域的有源区沉积金属,该金属与传统结构增强型GaN HEMT的源极直接相连,形成一个传统结构增强型GaN HEMT与栅源短接的耗尽型氮化镓高电子迁移率晶体管(D‑mode GaN HEMT)相结合的复合结构,成为一个短路能力提高的完整的增强型GaN HEMT。本发明通过D‑mode GaN HEMT钳制住整个器件的饱和电流,可以降低增强型GaN HEMT的饱和电流密度,最终实现提高短路能力的目的。

    一种带有栅极终端延伸结构的GaN基HEMT器件及其制备方法

    公开(公告)号:CN117790557A

    公开(公告)日:2024-03-29

    申请号:CN202310659873.2

    申请日:2023-06-06

    Applicant: 北京大学

    Abstract: 本发明公开了一种带有栅极终端延伸结构的GaN基HEMT器件及其制备方法,通过在器件栅极靠近漏极一侧引入栅极p‑GaN帽层终端延伸结构,优化器件关断状态下的栅极电场分布,从而提高了GaN基HEMT的击穿电压并且抑制了电流崩塌效应。借助仿真验证,引入栅极p‑GaN帽层终端延伸结构后,器件的关态电场分布得到了改善,关态电场的峰值下降了超过70%。

    一种基于GaN与碳纳米管的CMOS逻辑电路及其制备方法

    公开(公告)号:CN117238958A

    公开(公告)日:2023-12-15

    申请号:CN202210638912.6

    申请日:2022-06-08

    Applicant: 北京大学

    Abstract: 本发明公开了一种基于GaN与碳纳米管的CMOS逻辑电路及其制备方法。所述CMOS逻辑电路由制备在同一个芯片上的GaN n型晶体管和碳纳米管p型晶体管组成,在衬底上依次层叠缓冲层、电子导电沟道层和势垒层,GaN n型晶体管的源极、漏极和栅极结构位于势垒层上,栅极位于栅极结构上,GaN n型晶体管上覆盖钝化层;碳纳米管p型晶体管包括碳纳米管沟道及其两端的漏极和源极,在碳纳米管沟道上依次为其栅介质层和栅极;碳纳米管p型晶体管位于GaN n型晶体管侧面或者上方的钝化层上。本发明的CMOS逻辑电路饱和电流密度大,工作速度高,可以作为GaN功率器件的外围电路,实现单片集成,有效解决目前Si电路带来的片间寄生电感问题,从而充分发挥出GaN功率器件的性能优势。

    一种具有p型冒层的半导体器件
    6.
    发明公开

    公开(公告)号:CN116682861A

    公开(公告)日:2023-09-01

    申请号:CN202210163335.X

    申请日:2022-02-22

    Applicant: 北京大学

    Inventor: 魏进 诺木琴

    Abstract: 本发明公开了一种具有p型冒层的半导体器件。所述半导体器件的p型冒层被分割为两个或更多个区域,这些p型冒层区域之间由介质层隔离。针对氮化物异质结场效应晶体管,通过将位于源漏极之间的p型冒层分隔为两个或更多个区域,离漏极最近的p型冒层区域会受到器件漏极电压的影响,但从离漏极第二近及更远的p型冒层区域起,受到器件漏极电压的影响就会明显减小,而由离漏极最近的p型冒层区域引起的器件的不稳定性被其他p型冒层区域所抵消,从而提高了器件的可靠性,改善了器件在电路中应用时的稳定性。

    一种高稳定性的GaN双向器件
    7.
    发明公开

    公开(公告)号:CN119486218A

    公开(公告)日:2025-02-18

    申请号:CN202410173780.3

    申请日:2024-02-07

    Applicant: 北京大学

    Inventor: 魏进 杨俊杰 常昊

    Abstract: 本发明公开了一种高稳定性的GaN双向器件,包括衬底和在衬底上依次层叠的过渡层、缓冲层、背势垒层、沟道层和势垒层,第一和第二栅极分别制备在第一和第二空穴注入层上,第一和第二空穴注入层位于势垒层上;第一和第二源极采用欧姆接触制备在势垒层上,位于第一和第二空穴注入层的两侧;第一源极、第一空穴注入层、第二空穴注入层、第二源极彼此之间由钝化层隔离;从能带角度看,所述背势垒层的价带顶要低于沟道层的价带顶,从而阻挡空穴注入到衬底中。该器件具有双向导通、双向耐压的功能,能有效抑制表面陷阱和衬底效应带来的电流崩塌效应,使器件具有高动态稳定性、低动态导通电阻;衬底可以与任一源级相连,也可以电学浮空以提高器件击穿电压。

    基于氮化镓的P型晶体管和CMOS器件及其制备方法

    公开(公告)号:CN119170628A

    公开(公告)日:2024-12-20

    申请号:CN202411296231.1

    申请日:2024-09-14

    Applicant: 北京大学

    Inventor: 魏进 余晶晶

    Abstract: 本申请提供了一种基于氮化镓的P型晶体管及其制备方法,及基于氮化镓的CMOS器件及其制备方法,涉及半导体器件技术领域。第一P型半导体层和第二P型半导体层的禁带宽度不同,并且第一P型半导体层和第二P型半导体层之间存在极化效应,使得二者界面处产生高浓度的二维空穴气以减小导通电阻。因此,本申请提供的基于氮化镓的P型晶体管具有电流密度高和导通电阻低的优势,使得本申请提供的基于氮化镓的CMOS器件具有更短的传输延时和更快的开关速度,提高了器件的性能。

    一种具有双栅结构的耗尽型GaN HEMT器件及其应用

    公开(公告)号:CN118553777A

    公开(公告)日:2024-08-27

    申请号:CN202410801501.3

    申请日:2024-06-20

    Applicant: 北京大学

    Inventor: 魏进 余晶晶

    Abstract: 本发明公开了一种具有双栅结构的耗尽型GaN HEMT器件及其应用。该器件具有第一栅极和第二栅极,其中,第一栅极为主要栅极,用于开启或者关闭器件;第二栅极位于源极与第一栅极之间;第一栅极和第二栅极对应的阈值电压都是负值,且第二栅极对应的阈值电压的绝对值小于第一栅极对应的阈值电压的绝对值。该具有双栅结构的耗尽型GaN HEMT器件能够降低其本身及其所在电路中能流过的过电流大小,通过在功率电子电路中加入所述具有双栅结构的耗尽型GaN HEMT器件与功率器件相串联的电路结构,该耗尽型GaN HEMT器件会限制流过该电路结构的过电流大小,从而提高该功率器件的过电流保护能力。

    一种多沟道GaN基HEMT器件及其制备方法

    公开(公告)号:CN117954476A

    公开(公告)日:2024-04-30

    申请号:CN202211323490.X

    申请日:2022-10-27

    Applicant: 北京大学

    Abstract: 本发明公开了一种多沟道GaN基HEMT器件及其制备方法,该器件包括自下而上依次层叠的衬底层、过渡层、高阻层,在高阻层上的沟道区多个沟道层和势垒层依次交叠形成多个并列沟道,顶端沟道层和顶端势垒层则覆盖包括沟道区在内的整个器件表面;栅源区和漏区分别位于沟道区的两端,源极、栅极、漏极两两之间由钝化层隔开。本发明的多个并联沟道设计可以降低耐高压GaN基HEMT导通电阻,进而降低损耗。这种多沟道结构可以广泛适用于基于p‑GaN帽层或MIS结构的增强型HEMT器件以及传统的耗尽型HEMT器件,可以优化耐压与导通的折中关系,有利于近一步提高现有器件的优值。

Patent Agency Ranking