-
公开(公告)号：CN118553777B
公开(公告)日：2025-04-04
申请号：CN202410801501.3
申请日：2024-06-20
Applicant: 北京大学
IPC: H10D30/47 , H03K17/0812 , H03K17/687
Abstract: 本发明公开了一种具有双栅结构的耗尽型GaN HEMT器件及其应用。该器件具有第一栅极和第二栅极，其中，第一栅极为主要栅极，用于开启或者关闭器件；第二栅极位于源极与第一栅极之间；第一栅极和第二栅极对应的阈值电压都是负值，且第二栅极对应的阈值电压的绝对值小于第一栅极对应的阈值电压的绝对值。该具有双栅结构的耗尽型GaN HEMT器件能够降低其本身及其所在电路中能流过的过电流大小，通过在功率电子电路中加入所述具有双栅结构的耗尽型GaN HEMT器件与功率器件相串联的电路结构，该耗尽型GaN HEMT器件会限制流过该电路结构的过电流大小，从而提高该功率器件的过电流保护能力。
-
公开(公告)号：CN117457494B
公开(公告)日：2024-09-06
申请号：CN202311109267.X
申请日：2023-08-31
Applicant: 北京大学
IPC: H01L21/335 , H01L21/28 , H01L29/417 , H01L29/778
Abstract: 本发明公开了一种提高增强型GaN HEMT短路能力的方法及其器件结构。在传统结构增强型GaN HEMT的栅源之间紧邻源极区域的有源区沉积金属，该金属与传统结构增强型GaN HEMT的源极直接相连，形成一个传统结构增强型GaN HEMT与栅源短接的耗尽型氮化镓高电子迁移率晶体管(D‑mode GaN HEMT)相结合的复合结构，成为一个短路能力提高的完整的增强型GaN HEMT。本发明通过D‑mode GaN HEMT钳制住整个器件的饱和电流，可以降低增强型GaN HEMT的饱和电流密度，最终实现提高短路能力的目的。
-
公开(公告)号：CN117238958A
公开(公告)日：2023-12-15
申请号：CN202210638912.6
申请日：2022-06-08
Applicant: 北京大学
IPC: H01L29/778 , H01L27/092 , H01L21/335
Abstract: 本发明公开了一种基于GaN与碳纳米管的CMOS逻辑电路及其制备方法。所述CMOS逻辑电路由制备在同一个芯片上的GaN n型晶体管和碳纳米管p型晶体管组成，在衬底上依次层叠缓冲层、电子导电沟道层和势垒层，GaN n型晶体管的源极、漏极和栅极结构位于势垒层上，栅极位于栅极结构上，GaN n型晶体管上覆盖钝化层；碳纳米管p型晶体管包括碳纳米管沟道及其两端的漏极和源极，在碳纳米管沟道上依次为其栅介质层和栅极；碳纳米管p型晶体管位于GaN n型晶体管侧面或者上方的钝化层上。本发明的CMOS逻辑电路饱和电流密度大，工作速度高，可以作为GaN功率器件的外围电路，实现单片集成，有效解决目前Si电路带来的片间寄生电感问题，从而充分发挥出GaN功率器件的性能优势。
-
公开(公告)号：CN119170628A
公开(公告)日：2024-12-20
申请号：CN202411296231.1
申请日：2024-09-14
Applicant: 北京大学
IPC: H01L29/778 , H01L21/335 , H01L29/10
Abstract: 本申请提供了一种基于氮化镓的P型晶体管及其制备方法，及基于氮化镓的CMOS器件及其制备方法，涉及半导体器件技术领域。第一P型半导体层和第二P型半导体层的禁带宽度不同，并且第一P型半导体层和第二P型半导体层之间存在极化效应，使得二者界面处产生高浓度的二维空穴气以减小导通电阻。因此，本申请提供的基于氮化镓的P型晶体管具有电流密度高和导通电阻低的优势，使得本申请提供的基于氮化镓的CMOS器件具有更短的传输延时和更快的开关速度，提高了器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN118553777A
公开(公告)日：2024-08-27
申请号：CN202410801501.3
申请日：2024-06-20
Applicant: 北京大学
IPC: H01L29/778 , H03K17/0812 , H03K17/687
Abstract: 本发明公开了一种具有双栅结构的耗尽型GaN HEMT器件及其应用。该器件具有第一栅极和第二栅极，其中，第一栅极为主要栅极，用于开启或者关闭器件；第二栅极位于源极与第一栅极之间；第一栅极和第二栅极对应的阈值电压都是负值，且第二栅极对应的阈值电压的绝对值小于第一栅极对应的阈值电压的绝对值。该具有双栅结构的耗尽型GaN HEMT器件能够降低其本身及其所在电路中能流过的过电流大小，通过在功率电子电路中加入所述具有双栅结构的耗尽型GaN HEMT器件与功率器件相串联的电路结构，该耗尽型GaN HEMT器件会限制流过该电路结构的过电流大小，从而提高该功率器件的过电流保护能力。
-
公开(公告)号：CN115938941A
公开(公告)日：2023-04-07
申请号：CN202310016178.4
申请日：2023-01-06
Applicant: 北京大学
IPC: H01L21/335 , H01L29/778 , H01L29/06
Abstract: 本发明公开了一种基于自停止刻蚀的pGaN栅极GaN HEMT及其制备方法，采用特定的晶圆外延结构，在栅极pGaN帽层中靠近势垒层的部分插入了一层AlN层，形成pGaN/AlN/pGaN帽层结构；在制备时首先利用AlN与pGaN之间的高刻蚀选择比，在刻蚀上层pGaN时实现AlN表面的自停止刻蚀，然后刻蚀AlN层与下层pGaN，完成晶体管有源区pGaN/AlN/pGaN帽层结构的均匀刻蚀。该方法可以精确控制pGaN栅极GaN HEMT器件有源区pGaN/AlN/pGaN帽层结构的刻蚀深度，并且能有效避免损伤pGaN帽层与势垒层的界面，最终制备得到器件特性一致性好的高性能pGaN栅极氮化镓高电子迁移率晶体管。
-
公开(公告)号：CN119008670A
公开(公告)日：2024-11-22
申请号：CN202411096087.7
申请日：2024-08-09
Applicant: 北京大学
IPC: H01L29/423 , H01L29/778
Abstract: 本申请实施例提供一种具有双栅结构的p‑GaN栅极氮化镓高电子迁移率晶体管，其包括：异质结构层，包括沟道层及与沟道层形成电子气沟道的势垒层，势垒层具有间隔设置的第一栅区和第二栅区；源极和漏极，经电子气沟道电气连接；p‑GaN栅极，设于第一栅区，且p‑GaN栅极的阈值电压为正值；副栅极，设于第二栅区；其中，副栅极对应的饱和电流不大于p‑GaN栅极对应的饱和电流；当达到p‑GaN栅极对应的饱和电压时，漏极具有第一电压；当达到与副栅极对应的饱和电压时，漏极具有第二电压；第二电压不大于第一电压。根据本申请的实施例能够避免具有双栅结构的p‑GaN栅极氮化镓高电子迁移率晶体管发生误开启或者电子气沟道内的电流增大等问题。
-
公开(公告)号：CN118983348A
公开(公告)日：2024-11-19
申请号：CN202411073802.5
申请日：2024-08-06
Applicant: 北京大学
Abstract: 本申请公开了一种基于GaN器件的可变电阻及装备，涉及GaN器件领域。该可变电阻包括沟道层、势垒层、两个欧姆接触电极和至少一个电流限制电极，势垒层层叠在沟道层上，电流限制电极位于势垒层上；两个欧姆接触电极分别位于势垒层上有源区的两侧，至少存在一个欧姆接触电极与一个电流限制电极相短接。该可变电阻与受保护功率器件串联形成装备，在流经该装备的电流突然增大时，该可变电阻的饱和电压较小，可变电阻先进入饱和电流区，由于该可变电阻的饱和电流较小，使得装备中整体电流最终钳制在可变电阻的饱和电流。本申请能降低功率器件的饱和电流密度，提高短路能力。
-
公开(公告)号：CN117457494A
公开(公告)日：2024-01-26
申请号：CN202311109267.X
申请日：2023-08-31
Applicant: 北京大学
IPC: H01L21/335 , H01L21/28 , H01L29/417 , H01L29/778
Abstract: 本发明公开了一种提高增强型GaN HEMT短路能力的方法及其器件结构。在传统结构增强型GaN HEMT的栅源之间紧邻源极区域的有源区沉积金属，该金属与传统结构增强型GaN HEMT的源极直接相连，形成一个传统结构增强型GaN HEMT与栅源短接的耗尽型氮化镓高电子迁移率晶体管(D‑mode GaN HEMT)相结合的复合结构，成为一个短路能力提高的完整的增强型GaN HEMT。本发明通过D‑mode GaN HEMT钳制住整个器件的饱和电流，可以降低增强型GaN HEMT的饱和电流密度，最终实现提高短路能力的目的。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.017 seconds)
