公开(公告)号：CN117150920A

公开(公告)日：2023-12-01

申请号：CN202311165438.0

申请日：2023-09-11

Applicant: 北京大学

Inventor： 梁云 ,  罗进 ,  徐瑞帆 ,  周可行

IPC: G06F30/27 ,  G06F30/367 ,  G06N5/02 ,  G06N3/0464

Abstract: 本发明公布了一种基于图神经网络模型的组合逻辑电路等价性判定方法，设计问题实例的编码方案，提取求解器中的关键可配置参数，并基于图神经网络模型构建求解器预测网络，求解器预测网络对电路的结构和逻辑特征进行自动提取，为问题实例选取最优的求解器。本发明基于图神经网络构建逻辑等价性验证工具，用户在无需了解任何求解器实现细节的情况下，可以通过本发明提出的方法构建多求解器组合，利用不同求解器的特性对不同组合逻辑电路的逻辑等价性进行高效判定。

公开(公告)号：CN102417156A

公开(公告)日：2012-04-18

申请号：CN201110362349.6

申请日：2011-11-15

Applicant: 北京大学

Inventor： 陈兢 ,  胡佳 ,  张轶铭 ,  陈书慧 ,  李男男 ,  罗进

IPC: B81C1/00

Abstract: 本发明公开了一种刻蚀金属钼材料的方法，在金属钼材料上形成刻蚀掩膜，然后采用高密度等离子体(如ICP、TCP等)干法刻蚀工艺，产生高密度、高能量离子和自由基，实现了对金属钼体材料的高速率、各向异性刻蚀。刻蚀速率可达2.63微米每分钟，刻蚀结果侧壁的陡直度可达70°。基于本发明的方法，可利用金属钼衬底基片作为制备MEMS器件的主体材料。

公开(公告)号：CN117725862A

公开(公告)日：2024-03-19

申请号：CN202311771826.3

申请日：2023-12-21

Applicant: 北京大学

Inventor： 梁云 ,  徐瑞帆 ,  肖有为 ,  罗进

IPC: G06F30/327 ,  G06F30/3308

Abstract: 本发明公布了一种基于多层中间表示的芯片硬件综合方法，设计多级中间表示系统Hector，Hector采用高低两个级别的中间表示IR：分别为拓扑表示ToR IR和混合弹性模块HEC IR；Hector的高层中间表示ToR IR设计时间图用于表示运算调度；时间图即保留高层次控制逻辑的状态转移图；调度包括由状态机控制的静态运行、流水线运行和基于握手信号控制依赖的动态运行；Hector的底层中间表示HEC IR对硬件模块进行显式实例化，将运算分配具体的计算单元；通过实现时间图转化、ToR到HEC的降级、产生可综合的Chisel代码，最终生成Verilog硬件描述语言代码，生成包括控制器的硬件。本发明能够提高硬件设计的生产率。

公开(公告)号：CN102653391A

公开(公告)日：2012-09-05

申请号：CN201210117099.4

申请日：2012-04-19

Applicant: 北京大学

Inventor： 陈兢 ,  单一 ,  张轶铭 ,  罗进 ,  李天宇 ,  胡佳

IPC: B81C1/00 ,  C23F1/00 ,  C23F4/00

Abstract: 本发明提供一种金属微小结构的加工方法，其步骤包括：在金属基片背面刻蚀双面对准标记和背面盲孔的对准标记；采用微细电火花工艺在基片背面制作盲孔阵列；采用物理气相沉积方法在基片背面制作金属层；根据产品的结构形状，在基片正面对应区域定义掩膜图形；采用深反应离子刻蚀技术从正面刻蚀基片，至基片背面的金属层时停止刻蚀；去除基片正面剩余的掩膜和基片背面的金属层，释放金属微小结构。也可以先制作正面掩膜后制作背面盲孔阵列。本发明方法可以有效减少金属基片的弯曲和刻蚀中的Footing效应，微小金属结构件释放简单，加工精度高。