公开(公告)号：CN104241378B

公开(公告)日：2017-05-03

申请号：CN201410458211.X

申请日：2014-09-10

Applicant: 北京大学

Inventor： 黄如 ,  王佳鑫 ,  黄芊芊 ,  吴春蕾 ,  朱昊 ,  赵阳

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/41 ,  H01L29/43

Abstract: 一种双层石墨烯隧穿场效应晶体管，底栅介质层位于底栅电极的上方，双层石墨烯有源区位于底栅介质层的上方，金属源电极和金属漏电极分别在双层石墨烯有源区的两端，且各覆盖部分双层石墨烯有源区，金属源电极与金属漏电极选取不同材料，对于n型器件，金属源电极的功函数较大，与其接触的石墨烯呈p型掺杂，金属漏电极的功函数较小，与其接触的石墨烯呈n型掺杂；p型器件的电极与n型器件相反；顶栅介质层覆盖在金属源电极、金属漏电极与两电极之间的石墨烯上，顶栅电极位于顶栅介质层的上方，且与金属源电极和金属漏电极都交叠。该器件制备工艺简单，与传统的双层石墨烯场效应晶体管相比，此隧穿场效应晶体管的金属源电极和漏电极分别完成。

公开(公告)号：CN104241373B

公开(公告)日：2017-02-15

申请号：CN201410438228.9

申请日：2014-08-29

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  王阳元

IPC: H01L29/78 ,  H01L29/41 ,  H01L21/336

Abstract: 本发明公布了一种反错层型异质结共振隧穿场效应晶体管及其制备方法。该器件包括隧穿源区、沟道区、漏区和位于沟道区上方的控制栅，其中，隧穿源区与沟道区的异质隧穿结的能带结构为反错层型异质结。若为N型器件则在隧穿源区与沟道区的异质隧穿结交界面处，隧穿源区的导带底位于沟道区的价带顶以下；若为P型器件则隧穿源区的价带顶位于沟道区的导带底以上。本发明可显著提高隧穿场效应晶体管的开态电流，同时有效抑制器件关态电流，保持较陡直的亚阈值斜率。其制备方法有效地利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低生产成本，工艺简单。

公开(公告)号：CN104218089B

公开(公告)日：2017-02-15

申请号：CN201410458985.2

申请日：2014-09-10

Applicant: 北京大学

Inventor： 黄如 ,  王佳鑫 ,  黄芊芊 ,  吴春蕾 ,  朱昊 ,  赵阳

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/51 ,  H01L21/336

Abstract: 一种阶梯栅介质双层石墨烯场效应晶体管，包括一个底栅电极、一个底栅介质层、一个双层石墨烯有源区、一个金属源电极、一个金属漏电极、一个阶梯顶栅介质层和一个顶栅电极；所述底栅介质层位于底栅电极的上方，双层石墨烯有源区位于底栅介质层的上方，金属源电极和金属漏电极分别在双层石墨烯有源区的两端，且同时覆盖底栅介质层和部分双层石墨烯有源区，阶梯顶栅介质层覆盖在金属源电极、金属漏电极和两电极之间的石墨烯上，顶栅电极只部分覆盖在阶梯顶栅介质层的上方，与金属源电极和金属漏电极边缘的距离相等。本发明通过引入阶梯顶栅介质层，有效减小关态时源区和栅控沟道之间的隧穿窗口，从而获得较小的关态电流，改善了器件的开关比。

公开(公告)号：CN105390531A

公开(公告)日：2016-03-09

申请号：CN201510705660.4

申请日：2015-10-27

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  王阳元

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/66

CPC classification number: H01L29/66356 ,  H01L29/0684 ,  H01L29/1033 ,  H01L29/4236

Abstract: 本发明公开了一种隧穿场效应晶体管的制备方法，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该方法通过制备工艺设计实现了超陡源结的隧穿场效应晶体管。本发明可以显著改善器件特性；同时，该制备方法与标准的CMOS IC工艺兼容，能有效地在CMOS集成电路中集成TFET器件，还可以利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低了生产成本，简化了工艺流程。

公开(公告)号：CN104332500A

公开(公告)日：2015-02-04

申请号：CN201410448985.4

申请日：2014-09-04

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  吴春蕾 ,  王佳鑫 ,  朱昊 ,  王阳元

IPC: H01L29/78 ,  H01L29/49 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L29/401 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/66446 ,  H01L29/66492 ,  H01L29/66969

Abstract: 一种阻变栅隧穿场效应晶体管，包括一个控制栅层、一个栅介质层、一个半导体衬底、一个隧穿源区、一个低掺杂漏区和一个沟道区；控制栅采用栅叠层结构，依次为：底电极层、挥发性阻变材料层、顶电极层；挥发性阻变材料层为具有挥发性阻变特性的材料层；沟道区位于隧穿源区的上方，且位置与隧穿源区部分重叠，在沟道区与隧穿源区界面处形成隧穿结；低掺杂漏区位于控制栅的水平方向的另一侧，且与控制栅之间有水平间距；低掺杂漏区和隧穿源区掺有不同掺杂类型的杂质；半导体衬底和沟道区的掺杂类型和隧穿源区一致。该结构具有大的开态电流和陡直的亚阈值斜率，且工作在低偏压下，可满足低压低功耗逻辑器件和逻辑电路的应用需求。

公开(公告)号：CN104241374A

公开(公告)日：2014-12-24

申请号：CN201410438265.X

申请日：2014-08-29

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  王阳元

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7391 ,  H01L29/36 ,  H01L29/66356

Abstract: 本发明公布了一种深能级杂质隧穿场效应晶体管及其制备方法，该深能级杂质隧穿场效应晶体管包括隧穿源区、深能级杂质掺杂区、沟道区、漏区和控制栅；控制栅位于沟道区的上方；深能级杂质掺杂区在隧穿源区与沟道区交界面处，该深能级杂质的掺杂类型与隧穿源区的掺杂类型相反。本发明提供的深能级杂质隧穿场效应晶体管可以是N型器件或P型器件，其器件结构可在保持隧穿场效应晶体管较陡直的亚阈值斜率的同时，显著提高隧穿晶体管的开态电流。而且制备工艺简单，制备方法完全基于标准的CMOS IC工艺，能有效地在CMOS集成电路中集成TFET器件，极大地降低生产成本，简化工艺流程。

公开(公告)号：CN103151391A

公开(公告)日：2013-06-12

申请号：CN201310084972.9

申请日：2013-03-18

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王超 ,  王佳鑫 ,  王阳元

IPC: H01L29/788 ,  H01L29/36 ,  H01L21/336

CPC classification number: H01L29/66977 ,  B82Y10/00 ,  H01L21/266 ,  H01L21/28194 ,  H01L21/28202 ,  H01L29/0649 ,  H01L29/0676 ,  H01L29/0847 ,  H01L29/1041 ,  H01L29/16 ,  H01L29/161 ,  H01L29/20 ,  H01L29/401 ,  H01L29/413 ,  H01L29/41775 ,  H01L29/42376 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/51 ,  H01L29/518 ,  H01L29/66356 ,  H01L29/66439 ,  H01L29/66484 ,  H01L29/66666 ,  H01L29/7391 ,  H01L29/7827 ,  H01L29/7831

Abstract: 一种垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法。所述短栅隧穿场效应晶体管具有垂直沟道并且沟道区掺杂为缓变非均匀掺杂，沟道掺杂浓度沿垂直方向呈高斯分布并且靠近漏端处沟道掺杂浓度较高，靠近源端处沟道掺杂浓度较低；另外，在垂直沟道两侧具有双控制栅并且控制栅为L型短栅结构，在靠近漏端处沟道存在一个没有栅覆盖的区域，而在源区存在一个栅过覆盖区域。与现有的TFET相比，本发明所述短栅隧穿场效应晶体管，有效抑制了漏端电场对源端隧穿结处隧穿宽度的影响，弱化了输出隧穿电流对漏端电压的超e指数关系，显著改善了器件输出特性。同时，该隧穿场效应晶体管也有利于增大器件导通电流，获得更陡直的亚阈值斜率。

公开(公告)号：CN104752497B

公开(公告)日：2018-08-28

申请号：CN201510136845.8

申请日：2015-03-26

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  王阳元

IPC: H01L29/739 ,  H01L29/08 ,  H01L21/331

Abstract: 本发明提供了一种超陡平均亚阈摆幅隧穿场效应晶体管及制备方法，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该隧穿场效应晶体管的隧穿源区为多层结构，不同层为禁带宽度连续变化的半导体，且禁带宽度沿垂直器件表面方向逐渐增大，其中最下层禁带宽度最小，最上层禁带宽度最大，中间各层禁带宽度连续变化。本发明可以有效抑制器件转移特性中亚阈斜率退化现象，同时显著降低隧穿场效应晶体管的平均亚阈斜率，并保持了较陡直的最小亚阈斜率。

公开(公告)号：CN104241375B

公开(公告)日：2017-03-22

申请号：CN201410438469.3

申请日：2014-08-29

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  王阳元

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明公布了一种跨骑型异质结共振隧穿场效应晶体管及其制备方法，该器件包括隧穿源区，沟道区，漏区和位于沟道上方的控制栅，其中，隧穿源区与沟道区的异质隧穿结的能带结构为跨骑型异质结。若为N型器件则在隧穿源区与沟道区的异质隧穿结交界面处，隧穿源区导带底位于沟道区导带底的上方，隧穿源区价带顶位于沟道区价带顶下方；若为P型器件则隧穿源区导带底位于沟道区导带底的下方，隧穿源区价带顶位于沟道区价带顶上方。本发明可显著提高隧穿场效应晶体管的开态电流，同时保持较陡直的亚阈值斜率。其制备工艺简单有效，极大降低生产成本。

公开(公告)号：CN104269439B

公开(公告)日：2017-01-25

申请号：CN201410485848.8

申请日：2014-09-22

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  朱昊 ,  王阳元

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开一种嵌入层异质结隧穿场效应晶体管及其制备方法，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该嵌入层异质结隧穿场效应晶体管的垂直沟道区的两侧分别设有控制栅，该控制栅为L型结构，两个控制栅与垂直沟道区之间分别设有栅介质层，在垂直沟道区的上方设有隧穿源区，隧穿源区与沟道区之间设有一嵌入层，嵌入层的厚度小于隧穿结处空间电荷区宽度，在隧穿源区与嵌入层的交界面处形成错层型异质结，在嵌入层与沟道区的交界面处形成交错型异质结。与现有的TFET相比，本发明不仅显著增大了器件开态电流，同时保持了较低的关态电流。