-
公开(公告)号：CN104269439A
公开(公告)日：2015-01-07
申请号：CN201410485848.8
申请日：2014-09-22
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7831 , H01L29/0603 , H01L29/66484 , H01L29/66969
Abstract: 本发明公开一种嵌入层异质结隧穿场效应晶体管及其制备方法，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该嵌入层异质结隧穿场效应晶体管的垂直沟道区的两侧分别设有控制栅，该控制栅为L型结构，两个控制栅与垂直沟道区之间分别设有栅介质层，在垂直沟道区的上方设有隧穿源区，隧穿源区与沟道区之间设有一嵌入层，嵌入层的厚度小于隧穿结处空间电荷区宽度，在隧穿源区与嵌入层的交界面处形成错层型异质结，在嵌入层与沟道区的交界面处形成交错型异质结。与现有的TFET相比，本发明不仅显著增大了器件开态电流，同时保持了较低的关态电流。
-
公开(公告)号：CN104269439B
公开(公告)日：2017-01-25
申请号：CN201410485848.8
申请日：2014-09-22
Applicant: 北京大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开一种嵌入层异质结隧穿场效应晶体管及其制备方法，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该嵌入层异质结隧穿场效应晶体管的垂直沟道区的两侧分别设有控制栅，该控制栅为L型结构，两个控制栅与垂直沟道区之间分别设有栅介质层，在垂直沟道区的上方设有隧穿源区，隧穿源区与沟道区之间设有一嵌入层，嵌入层的厚度小于隧穿结处空间电荷区宽度，在隧穿源区与嵌入层的交界面处形成错层型异质结，在嵌入层与沟道区的交界面处形成交错型异质结。与现有的TFET相比，本发明不仅显著增大了器件开态电流，同时保持了较低的关态电流。
-
公开(公告)号：CN104362095B
公开(公告)日：2017-12-01
申请号：CN201410616285.1
申请日：2014-11-05
Applicant: 北京大学
IPC: H01L21/336
Abstract: 本发明公开了一种带隔离的隧穿场效应晶体管的制备方法，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。在该方法中，采用相对高阻的p型硅片直接用作TFET器件的沟道区和体区，且相比标准CMOS IC工艺，增加了一块用于注入N—的掩膜版，通过在沟道较深处注入N—隔离区，实现了隧穿场效应晶体管(TFET)在电路应用中器件的隔离，同时不影响器件性能和器件面积。
-
公开(公告)号：CN104332409B
公开(公告)日：2017-09-19
申请号：CN201410616283.2
申请日：2014-11-05
Applicant: 北京大学
IPC: H01L21/336 , H01L21/761
Abstract: 本发明公开了一种基于深N阱工艺来隔离隧穿场效应晶体管的制备方法，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。该方法有效利用了标准CMOS IC工艺中现有的工艺，采用深N阱以及STI区注入N阱的设计，在不增加任何掩膜版和工艺步骤的基础上，实现了隧穿场效应晶体管(TFET)在电路应用中器件的隔离，同时不影响器件性能。
-
公开(公告)号：CN104332409A
公开(公告)日：2015-02-04
申请号：CN201410616283.2
申请日：2014-11-05
Applicant: 北京大学
IPC: H01L21/336 , H01L21/761
CPC classification number: H01L29/66477 , H01L21/761 , H01L29/1033
Abstract: 本发明公开了一种基于深N阱工艺来隔离隧穿场效应晶体管的制备方法，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。该方法有效利用了标准CMOS IC工艺中现有的工艺，采用深N阱以及STI区注入N阱的设计，在不增加任何掩膜版和工艺步骤的基础上，实现了隧穿场效应晶体管(TFET)在电路应用中器件的隔离，同时不影响器件性能。
-
Patent Agency Ranking
公开(公告)号：CN104241378A
公开(公告)日：2014-12-24
申请号：CN201410458211.X
申请日：2014-09-10
Applicant: 北京大学
IPC: H01L29/78 , H01L21/336 , H01L29/41 , H01L29/43
CPC classification number: H01L29/7391 , H01L29/41725 , H01L29/43 , H01L29/66356
Abstract: 一种双层石墨烯隧穿场效应晶体管，底栅介质层位于底栅电极的上方，双层石墨烯有源区位于底栅介质层的上方，金属源电极和金属漏电极分别在双层石墨烯有源区的两端，且各覆盖部分双层石墨烯有源区，金属源电极与金属漏电极选取不同材料，对于n型器件，金属源电极的功函数较大，与其接触的石墨烯呈p型掺杂，金属漏电极的功函数较小，与其接触的石墨烯呈n型掺杂；p型器件的电极与n型器件相反；顶栅介质层覆盖在金属源电极、金属漏电极与两电极之间的石墨烯上，顶栅电极位于顶栅介质层的上方，且与金属源电极和金属漏电极都交叠。该器件制备工艺简单，与传统的双层石墨烯场效应晶体管相比，此隧穿场效应晶体管的金属源电极和漏电极分别完成。
-
公开(公告)号：CN104218089A
公开(公告)日：2014-12-17
申请号：CN201410458985.2
申请日：2014-09-10
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L29/51 , H01L21/336
CPC classification number: H01L29/78 , H01L29/42368 , H01L29/42376 , H01L29/495 , H01L29/66477
Abstract: 一种阶梯栅介质双层石墨烯场效应晶体管，包括一个底栅电极、一个底栅介质层、一个双层石墨烯有源区、一个金属源电极、一个金属漏电极、一个阶梯顶栅介质层和一个顶栅电极；所述底栅介质层位于底栅电极的上方，双层石墨烯有源区位于底栅介质层的上方，金属源电极和金属漏电极分别在双层石墨烯有源区的两端，且同时覆盖底栅介质层和部分双层石墨烯有源区，阶梯顶栅介质层覆盖在金属源电极、金属漏电极和两电极之间的石墨烯上，顶栅电极只部分覆盖在阶梯顶栅介质层的上方，与金属源电极和金属漏电极边缘的距离相等。本发明通过引入阶梯顶栅介质层，有效减小关态时源区和栅控沟道之间的隧穿窗口，从而获得较小的关态电流，改善了器件的开关比。
-
公开(公告)号：CN104241378B
公开(公告)日：2017-05-03
申请号：CN201410458211.X
申请日：2014-09-10
Applicant: 北京大学
IPC: H01L29/78 , H01L21/336 , H01L29/41 , H01L29/43
Abstract: 一种双层石墨烯隧穿场效应晶体管，底栅介质层位于底栅电极的上方，双层石墨烯有源区位于底栅介质层的上方，金属源电极和金属漏电极分别在双层石墨烯有源区的两端，且各覆盖部分双层石墨烯有源区，金属源电极与金属漏电极选取不同材料，对于n型器件，金属源电极的功函数较大，与其接触的石墨烯呈p型掺杂，金属漏电极的功函数较小，与其接触的石墨烯呈n型掺杂；p型器件的电极与n型器件相反；顶栅介质层覆盖在金属源电极、金属漏电极与两电极之间的石墨烯上，顶栅电极位于顶栅介质层的上方，且与金属源电极和金属漏电极都交叠。该器件制备工艺简单，与传统的双层石墨烯场效应晶体管相比，此隧穿场效应晶体管的金属源电极和漏电极分别完成。
-
公开(公告)号：CN104218089B
公开(公告)日：2017-02-15
申请号：CN201410458985.2
申请日：2014-09-10
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423 , H01L29/51 , H01L21/336
Abstract: 一种阶梯栅介质双层石墨烯场效应晶体管，包括一个底栅电极、一个底栅介质层、一个双层石墨烯有源区、一个金属源电极、一个金属漏电极、一个阶梯顶栅介质层和一个顶栅电极；所述底栅介质层位于底栅电极的上方，双层石墨烯有源区位于底栅介质层的上方，金属源电极和金属漏电极分别在双层石墨烯有源区的两端，且同时覆盖底栅介质层和部分双层石墨烯有源区，阶梯顶栅介质层覆盖在金属源电极、金属漏电极和两电极之间的石墨烯上，顶栅电极只部分覆盖在阶梯顶栅介质层的上方，与金属源电极和金属漏电极边缘的距离相等。本发明通过引入阶梯顶栅介质层，有效减小关态时源区和栅控沟道之间的隧穿窗口，从而获得较小的关态电流，改善了器件的开关比。
-
公开(公告)号：CN104362095A
公开(公告)日：2015-02-18
申请号：CN201410616285.1
申请日：2014-11-05
Applicant: 北京大学
IPC: H01L21/336
CPC classification number: H01L29/66477 , H01L21/761 , H01L29/1033
Abstract: 本发明公开了一种带隔离的隧穿场效应晶体管的制备方法，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。在该方法中，采用相对高阻的p型硅片直接用作TFET器件的沟道区和体区，且相比标准CMOS IC工艺，增加了一块用于注入N—的掩膜版，通过在沟道较深处注入N—隔离区，实现了隧穿场效应晶体管(TFET)在电路应用中器件的隔离，同时不影响器件性能和器件面积。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.021 seconds)
