-
公开(公告)号:CN117895203B
公开(公告)日:2024-07-19
申请号:CN202410048495.9
申请日:2024-01-11
Applicant: 之江实验室
IPC: H01P3/08
Abstract: 本发明公开了一种基于半导体工艺的低寄生参数的serdes差分对结构及设备,该serdes差分对结构包括至少五层二氧化硅基板,第一层和最后一层二氧化硅基板设置有金属地层,中间层二氧化硅基板分别设置为serdes信号线层和介质层;serdes信号线层设置有serdes差分对,serdes差分对与上下层金属地层的网状部分构成带状线结构;介质层用于隔离金属地层和serdes信号线层。本发明通过在serdes差分对垂直上下地采用镂空加网状结构的组合方式,有效降低了serdes差分对在晶圆的走线过程中寄生而成的电感电容数值,从而优化serdes的回波损耗,同时也能进一步提高传输功率,使得信号传输更加安全。
-
公开(公告)号:CN117236263B
公开(公告)日:2024-02-06
申请号:CN202311522636.8
申请日:2023-11-15
Applicant: 之江实验室
IPC: G06F30/367 , G06F9/48 , G06F12/0877
Abstract: 本说明书公开了一种多芯粒互联仿真方法、装置、存储介质及电子设备,通过结构模拟工具包给若干个第二芯粒配置地址,再利用结构模拟工具包将第一芯粒与若干个第二芯粒进行连接,根据第二芯粒的目标地址,将数据包发送至对应的第二芯粒,再通过结构模拟工具包,接收第二芯粒的处理结果。实现一个第一芯粒与若干个第二芯粒的仿真互联,并进行数据传输。
-
公开(公告)号:CN117234857B
公开(公告)日:2024-01-26
申请号:CN202311497031.8
申请日:2023-11-10
Applicant: 之江实验室
Abstract: 本说明书公开了一种内生安全架构系统及异常检测方法。所述内生安全架构系统包括:裁决模块以及至少一个执行体,其中,裁决模块包括:主裁决进程、裁决程序库、至少一个执行体接口库,执行体接口库与执行体之间一一对应,主裁决进程用于根据该执行体的每个执行体的类型,从裁决程序库中包含的各裁决程序中确定目标裁决程序,通过目标裁决程序,对各执行体进行旁路监听,并在监听到该执行体进行业务执行时,通过调用该执行体对应的执行体接口库中提供的业务执行结果获取接口,获取该执行体的业务执行结果,作为该执行体对应的目标业务结果,根据每个执行体对应的目标业务结果,从各执行体中确定出异常执行体,并对异常执行体进行下线处理。
-
公开(公告)号:CN117234857A
公开(公告)日:2023-12-15
申请号:CN202311497031.8
申请日:2023-11-10
Applicant: 之江实验室
Abstract: 本说明书公开了一种内生安全架构系统及异常检测方法。所述内生安全架构系统包括:获取样本模型,将样本模型输入到仿真数据生成模块,通过仿真数据生成模块,生成样本模型对应的仿真回波数据,作为第一仿真回波数据,同时将样本模型输入到仿真分析模块,通过仿真分析模块确定样本模型在受到预设压力后的力学模型,并根据力学模型,确定样本模型中预设的各目标点的位移变化量和样本模型的应变信息以及位移信息,根据各目标点的位移变化量,构建形变后样本模型,并通过仿真数据生成模块,生成形变后样本模型对应的仿真回波数据,作为第二仿真回波数据,根据第一仿真回波数据、第二仿真回波数据、应变信息以及位移信息进行任务执行。
-
公开(公告)号:CN116845038A
公开(公告)日:2023-10-03
申请号:CN202311090645.4
申请日:2023-08-29
Applicant: 之江实验室
IPC: H01L23/427 , H01L23/367 , H01L21/50
Abstract: 本发明公开了一种针对晶圆级处理器的散热装置,包括晶圆、芯片、凸块下金属结构、芯片球、散热结构;晶圆承载多个芯片,在每个芯片的表面键合有多个凸块下金属结构,每个凸块下金属结构的开口处键合有芯片球;散热结构包括多个导热管,每个导热管的一端与对应的凸块下金属结构的底部连接,所述导热管依次穿过芯片和晶圆,通过导热管将芯片内的热量传递至外界。该装置能够将有效提高晶圆级处理器的散热效率。本发明还公开了一种针对晶圆级处理器的散热装置的制备方法。
-
公开(公告)号:CN116314183B
公开(公告)日:2023-08-29
申请号:CN202310557253.8
申请日:2023-05-17
Applicant: 之江实验室
Abstract: 本申请提供一种晶圆基板电源完整性的优化方法、晶圆基板及晶上系统。晶圆基板包括多个单元结构,每个单元结构包括多层金属层,多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于顶层与底层之间的一层或多层中间层,微凸点阵列通过一层或多层中间层与微焊盘阵列按照预定关系对应连接以形成晶圆基板的多个分立的网络,多个分立的网络至少包括电源网络,电源网络包括位于多层金属层的其中一层或多层上的电源平面。优化方法包括:对晶圆基板进行电源完整性检查;当某层的电源平面不满足电源完整性检查中的电压降要求时,则在多层金属层中寻找可布线的空余空间;及在可布线的空余空间内对待优化的电源平面进行加密布局。
-
公开(公告)号:CN116151315B
公开(公告)日:2023-08-15
申请号:CN202310347555.2
申请日:2023-04-04
Applicant: 之江实验室
IPC: G06N3/0455 , G06N3/047 , G06N3/084 , G06N3/063
Abstract: 本发明公开了一种面向晶上系统的注意力网络调度优化方法及装置,该方法包括:首先对注意力网络的注意力计算过程进行解析并优化,以获取元素的依赖关系,根据元素的依赖关系生成计算图;然后根据计算图和晶上系统的芯粒连接图以及总时间优化目标,基于优先级对计算资源调度方案进行优化,以获取最优的优先级矩阵;最后将最优的优先级矩阵通过计算图映射转化为对应的调度方案,使用晶上系统编译器生成计算程序,将计算任务映射到晶上系统对应的芯粒,以获取最优计算资源调度方案。本发明对注意力机制的运算机理进行解析和优化,生成计算效率更高的计算图,并针对晶上系统的结构特性进行调度优化,有效提高了计算效率和降低了总运行时间。
-
公开(公告)号:CN116436936A
公开(公告)日:2023-07-14
申请号:CN202310705249.1
申请日:2023-06-14
Applicant: 之江实验室
IPC: H04L67/1097 , H04L67/30 , H04L67/303 , H04L67/06
Abstract: 本说明书公开了一种数据存储系统、方法、存储介质及电子设备。所述数据存储系统包括:所述数据存储系统包括:服务端、客户端以及控制端,控制端用于,根据编程信息生成配置文件,并将配置文件发送给客户端以及服务端;客户端用于,根据配置文件生成封装规则,以及,生成存储请求,基于封装规则对存储请求进行封装,得到消息报文,并将消息报文发送给服务端;服务端用于,根据配置文件生成提取单元和动作单元,以及对消息报文进行解析,将目标信息写入各提取单元,从指定提取单元中读取动作信息并确定与动作信息相匹配的动作单元,作为目标动作单元,执行目标动作单元对应的存储动作,以对目标信息的字节流数据进行存储。
-
公开(公告)号:CN116151315A
公开(公告)日:2023-05-23
申请号:CN202310347555.2
申请日:2023-04-04
Applicant: 之江实验室
IPC: G06N3/0455 , G06N3/047 , G06N3/084 , G06N3/063
Abstract: 本发明公开了一种面向晶上系统的注意力网络调度优化方法及装置,该方法包括:首先对注意力网络的注意力计算过程进行解析并优化,以获取元素的依赖关系,根据元素的依赖关系生成计算图;然后根据计算图和晶上系统的芯粒连接图以及总时间优化目标,基于优先级对计算资源调度方案进行优化,以获取最优的优先级矩阵;最后将最优的优先级矩阵通过计算图映射转化为对应的调度方案,使用晶上系统编译器生成计算程序,将计算任务映射到晶上系统对应的芯粒,以获取最优计算资源调度方案。本发明对注意力机制的运算机理进行解析和优化,生成计算效率更高的计算图,并针对晶上系统的结构特性进行调度优化,有效提高了计算效率和降低了总运行时间。
-
公开(公告)号:CN116126777A
公开(公告)日:2023-05-16
申请号:CN202211609487.4
申请日:2022-12-14
Abstract: 本发明公开了一种基于网算一体的多芯粒集成系统网络设计方法,该方法通过在网络单元中集成运算单元,对多芯粒集成系统中的网络层进行设计。该方法主要包括路由器微架构设计、任务映射和软硬件协同设计;路由器微架构设计是对路由器的硬件实现、流量控制、流水线设计和仲裁设计,将部分需要聚合的计算量从处理器移植到网络中处理;任务映射是将应用系统流图中的任务映射到多芯粒集成系统中;软硬件协同设计是以最小化应用运行时间为目标采用软硬件结合的方式设计最优的软硬件配置。本发明可在数据传输过程中实现计算,减少网络传输的数据量,降低通信延迟,从而加速应用在多芯粒集成系统上的运行速度。
-
-
-
-
-
-
-
-
-