-
公开(公告)号：CN114823548A
公开(公告)日：2022-07-29
申请号：CN202210738281.5
申请日：2022-06-28
Applicant: 之江实验室
Abstract: 本发明公开一种面向光电共封装的LGA封装结构，包括外壳和基板，均呈工字型，所述外壳包括底座和压盖，基板设置在底座上，在工字型的基板的桥接处键合连接有光电三维堆叠芯片，所述压盖设置在基板上方，同时预留出光电三维堆叠芯片垂直方向的空间。本发明的结构将光电三维堆叠芯片与基板连接后，插入LGA封装结构中固定即可，发挥了LGA封装密度大、接口丰富、器件拼装紧凑体积小的特点，避免了引线寄生电感产生的噪声及引脚共面性问题而引起的虚焊和焊接不良的问题，具有可靠性高、集成度高的特点；还可以更换芯片重复使用，节约成本，且解决了光学封装与电学封装难以并存的问题，设计新颖，适用于大规模高密度光电芯片的光电共封装。
-
公开(公告)号：CN116705756B
公开(公告)日：2023-12-12
申请号：CN202310966818.8
申请日：2023-08-03
Applicant: 之江实验室
IPC: H01L23/498 , H01L23/538 , H05K1/02
Abstract: 本发明提供了一种晶圆集成系统基板及直流压降优化方法，包括：晶圆基板与配电板；晶圆基板内设置有若干GND硅通孔和VCC硅通孔；晶圆基板内还设置有VCC网格层；配电板的上表面设置有若干GND焊盘和VCC焊盘；配电板内设置有VCC网络层，VCC网络层上设置有若干无铜区域；GND焊盘与晶圆基板中的GND硅通孔一一对应；VCC焊盘与晶圆基板中的VCC硅通孔一一对应；通过调整若干无铜区域的分布改变配电板中VCC网络层的电压分布，进而补偿晶圆基板中VCC网格层的直流压降。本发明解决了晶圆基板设计中直流压降大的难题，为晶圆集成系统的设计、制造提供了技术支撑。
-
公开(公告)号：CN116705756A
公开(公告)日：2023-09-05
申请号：CN202310966818.8
申请日：2023-08-03
Applicant: 之江实验室
IPC: H01L23/498 , H01L23/538 , H05K1/02
Abstract: 本发明提供了一种晶圆集成系统基板及直流压降优化方法，包括：晶圆基板与配电板；晶圆基板内设置有若干GND硅通孔和VCC硅通孔；晶圆基板内还设置有VCC网格层；配电板的上表面设置有若干GND焊盘和VCC焊盘；配电板内设置有VCC网络层，VCC网络层上设置有若干无铜区域；GND焊盘与晶圆基板中的GND硅通孔一一对应；VCC焊盘与晶圆基板中的VCC硅通孔一一对应；通过调整若干无铜区域的分布改变配电板中VCC网络层的电压分布，进而补偿晶圆基板中VCC网格层的直流压降。本发明解决了晶圆基板设计中直流压降大的难题，为晶圆集成系统的设计、制造提供了技术支撑。
-
公开(公告)号：CN116306455B
公开(公告)日：2023-08-11
申请号：CN202211663760.1
申请日：2022-12-23
Applicant: 之江实验室
IPC: G06F30/392 , G06F115/12
Abstract: 本发明公开了一种适用于2D‑Mesh拓扑的晶上系统的高速配置管理方法，包括以下步骤：晶上系统的每个芯粒通过芯粒间互连通信通道完成物理坐标的自动生成；管理服务器通过晶上系统的对外高速数据通信接口，通过芯粒间互连通道并根据物理坐标定位到每个芯粒，实现对每个芯粒的配置管理。采用的带内管理模式利用晶上系统传输数据的对外高速接口，无需其他接口就可以完成芯粒的配置，节省了晶上系统中配置电路的面积和能耗，芯粒在上电后自动生成物理坐标，无需在芯粒外部引出大量的地址线，降低了配置电路的复杂度，进而降低了晶上系统的故障率，也无需设计者针对每个芯粒手动分配不同的地址值，降低了配置电路的设计工作量。
-
公开(公告)号：CN116127905B
公开(公告)日：2023-07-04
申请号：CN202310402712.5
申请日：2023-04-06
Applicant: 之江实验室
IPC: G06F30/392 , G06F30/394 , G06F30/398 , H01L23/488 , G06F115/12
Abstract: 本发明涉及一种用于设计基板的方法、基板及晶圆级芯粒集成结构，所述基板包括依次堆叠的第一焊盘组、互联层和第二焊盘组；芯粒贴装于芯粒焊盘上，所述芯粒焊盘用于键合至所述第二焊盘组，以使所述芯粒、所述芯粒焊盘和所述基板构成晶圆级芯粒集成结构；PCB焊盘的两面分别用于键合PCB板和所述第一焊盘组，以使所述PCB板、所述PCB焊盘和所述晶圆级芯粒集成结构构成目标交换系统。芯粒通过互联层内部三维布线作为和PCB板之间的信号传输过渡，避免了芯粒和PCB板之间直接信号传输，也就避免了芯粒和PCB板之间因尺寸不匹配或者热膨胀系数等原因造成的信号传输迟延，从而提升信号传输性能。
-
Patent Agency Ranking
公开(公告)号：CN116314183A
公开(公告)日：2023-06-23
申请号：CN202310557253.8
申请日：2023-05-17
Applicant: 之江实验室
Abstract: 本申请提供一种晶圆基板电源完整性的优化方法、晶圆基板及晶上系统。晶圆基板包括多个单元结构，每个单元结构包括多层金属层，多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于顶层与底层之间的一层或多层中间层，微凸点阵列通过一层或多层中间层与微焊盘阵列按照预定关系对应连接以形成晶圆基板的多个分立的网络，多个分立的网络至少包括电源网络，电源网络包括位于多层金属层的其中一层或多层上的电源平面。优化方法包括：对晶圆基板进行电源完整性检查；当某层的电源平面不满足电源完整性检查中的电压降要求时，则在多层金属层中寻找可布线的空余空间；及在可布线的空余空间内对待优化的电源平面进行加密布局。
-
公开(公告)号：CN115985862A
公开(公告)日：2023-04-18
申请号：CN202310092471.9
申请日：2023-01-12
Applicant: 之江实验室
IPC: H01L23/31 , H01L23/48 , H01L23/528 , H01L23/485 , H01L23/488
Abstract: 本申请提供一种用于晶上系统的集成基板结构及晶上系统。该集成基板结构包括晶圆基板及重布线层。晶圆基板包括彼此连通的至少两层金属层，至少两层金属层包括位于顶层的微凸点阵列、及位于底层的微焊盘阵列。微凸点阵列与微焊盘阵列按照预定关系对应连接以至少形成晶圆基板的电源网络。重布线层设置于微焊盘阵列的下方，重布线层与微焊盘阵列连接并用于与外部电源连通，以将外部电源引入到微焊盘阵列中并供应至晶圆基板的电源网络。本申请的集成基板结构及晶上系统能够提高电源的完整性。
-
公开(公告)号：CN116803550B
公开(公告)日：2023-12-22
申请号：CN202311095635.X
申请日：2023-08-29
Applicant: 之江实验室
Abstract: 本发明公开了一种针对晶上系统的测试组装方法及装置，属于集成电路技术领域。所述供电测试装置包括PCB板以及装载于PCB板上的供电模块、测试探针以及调试接口模块，为单个异构处理单元中所有电压域分配独立的电源轨，可监控每个芯粒及其电压域的工作状态。本发明还提供了利用供电测试装置进行晶上系统测试组装方法，在晶上系统的组装过程中逐步检测系统中每一个异构单元中的芯粒是否正常，对于失效的芯粒，切断其供电路径，使其不消耗晶上系统的电能，并且不影响其他芯粒的正常工作。利用本发明可提早发现晶上系统在逐级装配时可能存在的故障和失效问题，并对故障和失效电路进行处理，为晶上系统组装后可靠稳定的运行提供保障。
-
公开(公告)号：CN116127905A
公开(公告)日：2023-05-16
申请号：CN202310402712.5
申请日：2023-04-06
Applicant: 之江实验室
IPC: G06F30/392 , G06F30/394 , G06F30/398 , H01L23/488 , G06F115/12
Abstract: 本发明涉及一种用于设计基板的方法、基板及晶圆级芯粒集成结构，所述基板包括依次堆叠的第一焊盘组、互联层和第二焊盘组；芯粒贴装于芯粒焊盘上，所述芯粒焊盘用于键合至所述第二焊盘组，以使所述芯粒、所述芯粒焊盘和所述基板构成晶圆级芯粒集成结构；PCB焊盘的两面分别用于键合PCB板和所述第一焊盘组，以使所述PCB板、所述PCB焊盘和所述晶圆级芯粒集成结构构成目标交换系统。芯粒通过互联层内部三维布线作为和PCB板之间的信号传输过渡，避免了芯粒和PCB板之间直接信号传输，也就避免了芯粒和PCB板之间因尺寸不匹配或者热膨胀系数等原因造成的信号传输迟延，从而提升信号传输性能。
-
公开(公告)号：CN116011394A
公开(公告)日：2023-04-25
申请号：CN202310010291.1
申请日：2023-01-04
Applicant: 之江实验室
IPC: G06F30/398 , G06F30/392 , G06F30/394
Abstract: 本说明书公开了一种异常检测方法、装置、设备及存储介质，可以根据晶圆基板的每层结构中设置的每个基本单元在该层结构中的位置分布以及根据预设的晶圆基板每层结构之间的叠加关系，分析出由各个基本单元组成晶圆基板的各目标连接网络，从而可以将通过对晶圆基板版图分析得到的各目标连接网络和研发人员设计的晶圆基板原理图中的各连接网络之间进行比对，以确定出按照晶圆基板版图制备晶圆基板时是否存在异常，进而可以有效的对晶圆基板版图中是否存在导致制备的晶圆基板存在开路或短路异常的错误，进行检测。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.018 seconds)
