-
公开(公告)号：CN117995534B
公开(公告)日：2024-11-22
申请号：CN202211333545.5
申请日：2022-10-28
Applicant: 东南大学 , 无锡华润上华科技有限公司
Abstract: 本发明涉及一种隔离变压器及半导体器件，所述隔离变压器包括：下线圈；主介质层，覆盖所述下线圈；氮氧化硅层，位于所述主介质层上；上线圈，位于所述氮氧化硅层上。本发明在主介质层和上线圈之间设置氮氧化硅层，在确保器件耐压的同时，能够减小高压区域对低压区域的影响，提升器件总体的寿命。
-
公开(公告)号：CN117995534A
公开(公告)日：2024-05-07
申请号：CN202211333545.5
申请日：2022-10-28
Applicant: 无锡华润上华科技有限公司 , 东南大学
Abstract: 本发明涉及一种隔离变压器及半导体器件，所述隔离变压器包括：下线圈；主介质层，覆盖所述下线圈；氮氧化硅层，位于所述主介质层上；上线圈，位于所述氮氧化硅层上。本发明在主介质层和上线圈之间设置氮氧化硅层，在确保器件耐压的同时，能够减小高压区域对低压区域的影响，提升器件总体的寿命。
-
公开(公告)号：CN115547808A
公开(公告)日：2022-12-30
申请号：CN202110727547.1
申请日：2021-06-29
Applicant: 无锡华润上华科技有限公司
Abstract: 本发明涉及一种钴硅薄膜的制备方法和用于制备钴硅薄膜的半导体结构，该钴硅薄膜的制备方法包括在硅衬底上形成富硅氧化物层，在富硅氧化物层上形成钴金属层，在钴金属层上形成第一反应层，然后进行硅化处理，由于第一反应层的第一物质从富氧化硅物层中吸收氧原子的能力大于硅材料和钴材料，因此第一物质可以从富硅氧化层中吸收氧原子，钴金属层中的钴原子与富硅氧化层中的硅原子反应，当钴金属层中的钴原子消耗完富硅氧化层中的硅原子后，将继续扩散，并与硅衬底反应，形成界面光滑和致密分布的CoSi2薄膜。上述方法可以形成具有光滑的界面和致密分布的CoSi2薄膜，降低了CoSi2薄膜的粗糙度，减小了器件的漏电流，解决了器件漏电流过大的问题。
-
公开(公告)号：CN113838748B
公开(公告)日：2025-01-21
申请号：CN202010588442.8
申请日：2020-06-24
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/28
Abstract: 本发明涉及一种沟槽侧壁栅极结构的沟槽填充方法，包括：获取形成有沟槽侧壁栅极结构的晶圆；通过等离子体对沟槽的顶部开口进行轰击，将开口处的绝缘材质部分去除，从而使顶部开口扩大形成上大下小的第一开口；通过HDPCVD工艺对沟槽进行封口，沟槽在所述封口结构下方形成空洞；用绝缘材质填充所述第一开口。本发明填充后在沟槽中形成有空洞，该空洞能够作为后续形成的接触孔的一部分，可以节约接触孔的刻蚀时间，并降低接触孔的刻蚀难度。且本发明能够将该空洞的高度控制在STI下方，能够避免后续工艺的酸液或腐蚀液将空洞上方的绝缘材质蚀穿而倒灌进空洞的现象。因此上述方法能够与CMOS流程兼容。
-
公开(公告)号：CN115579393A
公开(公告)日：2023-01-06
申请号：CN202110758264.3
申请日：2021-07-05
Applicant: 无锡华润上华科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种LDMOS器件及其制备方法，在金属硅化物阻挡层中，采用与氧化硅层具有较大的刻蚀选择比的氮氧化硅层作为LDMOS漂移区上方的悬停金属接触件的刻蚀阻挡层；具有高消光系数的氮氧化硅层能够显著降低H迁移对PMOS造成的影响；可不增加退火或紫外光照处理，直接利用流程中的较低温度的RTA热退火过程就能实现应力记忆及应力迁移，以增加NMOS的电子迁移速率；不用增加额外的光刻及腐蚀过程，可提升产品流通效率。
-
Patent Agency Ranking
公开(公告)号：CN103187244A
公开(公告)日：2013-07-03
申请号：CN201310115731.6
申请日：2013-04-03
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/02
CPC classification number: H01L28/75
Abstract: 本发明提供一种改善半导体晶圆电容制程中介质分层的方法，其包括：先在硅片上沉积电容下电极板、然后在电容下电极板上沉积介质层，再在电容的介质层上沉积一层氮化钛缓冲层、最后在氮化钛缓冲层上沉积电容上电极板。本发明的方法在电容上电极板的金属层与介质层之间沉积一层氮化钛缓冲层作为应力缓冲层，使得介质层上下应力达到平衡，能够从本质上改善电容分层的情况。
-
公开(公告)号：CN119490162A
公开(公告)日：2025-02-21
申请号：CN202311051064.X
申请日：2023-08-18
Applicant: 无锡华润上华科技有限公司
Abstract: 本申请涉及一种半导体结构的制备方法。该半导体结构的制备方法包括：提供盖帽层；于所述盖帽层上形成沟槽；于所述沟槽内形成吸气剂材料，并采用处理气体对所述吸气剂材料进行表面处理，其中，执行该步骤至少两次，以形成具有微孔的吸气剂层。本申请不仅可以形成具有微孔的吸气剂层，而且可以使吸气剂层中的微孔数量较多，提高吸气剂层的表面积，从而提高了吸气剂层的吸气能力。
-
公开(公告)号：CN113889572A
公开(公告)日：2022-01-04
申请号：CN202010634353.2
申请日：2020-07-02
Applicant: 无锡华润上华科技有限公司
IPC: H01L49/02
Abstract: 本发明公开了一种半导体器件及其制作方法，该半导体器件的制作方法包括：提供半导体衬底，在所述半导体衬底上形成底层金属层；在所述底层金属层上形成介质层；在所述介质层上形成顶层金属层；对所述顶层金属层进行图形化，以去除电容区域之外的所述顶层金属层，以形成上极板，其中，所述介质层包括层叠设置的绝缘层和改性层，所述改性层位于相邻的所述绝缘层之间，且所述绝缘层的厚度大于所述改性层的厚度。根据本发明实施例可以在保持介质层厚度不变的条件下，提升MIM电容的电性性能，使其可长时间稳定工作于较高电压下。
-
公开(公告)号：CN113838748A
公开(公告)日：2021-12-24
申请号：CN202010588442.8
申请日：2020-06-24
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/28
Abstract: 本发明涉及一种沟槽侧壁栅极结构的沟槽填充方法，包括：获取形成有沟槽侧壁栅极结构的晶圆；通过等离子体对沟槽的顶部开口进行轰击，将开口处的绝缘材质部分去除，从而使顶部开口扩大形成上大下小的第一开口；通过HDPCVD工艺对沟槽进行封口，沟槽在所述封口结构下方形成空洞；用绝缘材质填充所述第一开口。本发明填充后在沟槽中形成有空洞，该空洞能够作为后续形成的接触孔的一部分，可以节约接触孔的刻蚀时间，并降低接触孔的刻蚀难度。且本发明能够将该空洞的高度控制在STI下方，能够避免后续工艺的酸液或腐蚀液将空洞上方的绝缘材质蚀穿而倒灌进空洞的现象。因此上述方法能够与CMOS流程兼容。
-
公开(公告)号：CN116936363A
公开(公告)日：2023-10-24
申请号：CN202210363482.1
申请日：2022-04-08
Applicant: 无锡华润上华科技有限公司
IPC: H01L21/336 , H01L21/02 , H01L21/3105 , H01L29/78
Abstract: 本发明涉及一种采用应力记忆技术的NMOSFET制造方法及NMOSFET，所述方法包括：获取晶圆，所述晶圆形成有NMOSFET的栅极、源极区及漏极区；在所述晶圆的表面形成覆盖所述栅极、源极区及漏极区的应力层，所述应力层的材质包括氮硅化合物；对所述应力层进行第一次紫外线光照处理，紫外线波长为172nm±20nm；对所述应力层进行第二次紫外线光照处理，紫外线波长为200nm～320nm；对所述应力层进行热处理。本发明通过两次紫外线光照处理，分别进行脱氢和Si‑N‑Si的强交联反应，能够避免Vt出现hump，并且可以提升电子迁移率，从而提高NMOSFET性能。本发明相对于传统工艺还能够节省一道光刻和刻蚀工序。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.028 seconds)
