公开(公告)号：CN115547808A

公开(公告)日：2022-12-30

申请号：CN202110727547.1

申请日：2021-06-29

Applicant: 无锡华润上华科技有限公司

Inventor： 缪海生 ,  徐少辉 ,  冯冰

IPC: H01L21/02 ,  H01L29/06

Abstract: 本发明涉及一种钴硅薄膜的制备方法和用于制备钴硅薄膜的半导体结构，该钴硅薄膜的制备方法包括在硅衬底上形成富硅氧化物层，在富硅氧化物层上形成钴金属层，在钴金属层上形成第一反应层，然后进行硅化处理，由于第一反应层的第一物质从富氧化硅物层中吸收氧原子的能力大于硅材料和钴材料，因此第一物质可以从富硅氧化层中吸收氧原子，钴金属层中的钴原子与富硅氧化层中的硅原子反应，当钴金属层中的钴原子消耗完富硅氧化层中的硅原子后，将继续扩散，并与硅衬底反应，形成界面光滑和致密分布的CoSi2薄膜。上述方法可以形成具有光滑的界面和致密分布的CoSi2薄膜，降低了CoSi2薄膜的粗糙度，减小了器件的漏电流，解决了器件漏电流过大的问题。

公开(公告)号：CN113964080A

公开(公告)日：2022-01-21

申请号：CN202010698027.8

申请日：2020-07-20

Applicant: 无锡华润上华科技有限公司

Inventor： 冯冰

IPC: H01L21/768 ,  H01L23/532

Abstract: 本发明公开了一种半导体器件及其制作方法，所述方法包括：提供晶圆，所述晶圆上形成有金属层；在所述晶圆上形成第一金属间介电层；对所述第一金属间介电层进行加热处理；对所述第一金属间介电层进行氧化处理；在所述第一金属间介电层上形成第二金属间介电层。根据本发明的半导体器件的制作方法，通过对第一金属间介电层进行加热处理和氧化处理，以在第一金属间介电层和第二金属间介电层之间的界面处形成致密的氧化层，避免水汽侵蚀以及游离F离子的扩散与析出，从而避免了在晶圆边缘处生成气泡状缺陷，提高了晶圆的良率。

公开(公告)号：CN113571464A

公开(公告)日：2021-10-29

申请号：CN202010355253.6

申请日：2020-04-29

Applicant: 无锡华润上华科技有限公司

Inventor： 冯冰 ,  张建栋 ,  李勇 ,  缪海生

IPC: H01L21/762 ,  H01L21/8249 ,  H01L27/06

Abstract: 本发明涉及一种BCD器件的沟槽的制造方法，包括：在衬底上形成硬掩膜；光刻并刻蚀硬掩膜和衬底，形成第一沟槽；在第一沟槽的侧壁形成氧化阻挡层；以硬掩膜和氧化阻挡层为刻蚀阻挡层对第一沟槽向下进行各向异性刻蚀，形成从第一沟槽底部向下延伸的第二沟槽；通过热氧化工艺在第二沟槽的内表面热生长绝缘氧化层；去除氧化阻挡层；向第一沟槽内填充绝缘氧化物，使第一沟槽被绝缘氧化物填满，第二沟槽的顶部被绝缘氧化物封口。本发明通过两步刻蚀形成深沟槽，将深沟槽的空洞高度控制在STI下方，能够避免后续工艺的腐蚀液将空洞上方的绝缘氧化物蚀穿而倒灌进空洞的现象，保持沟槽优异的绝缘性能。且与BCD器件兼容性好，能够适用于深宽比非常大的深沟槽。

公开(公告)号：CN113539836B

公开(公告)日：2025-01-21

申请号：CN202010289992.X

申请日：2020-04-14

Applicant: 无锡华润上华科技有限公司

Inventor： 冯冰 ,  张建栋

IPC: H01L21/48 ,  H01L23/498

Abstract: 本发明涉及一种金属间介质层及其制造方法及半导体器件，所述金属间介质层的制造方法包括：获取形成有金属结构的基底结构，金属结构的表面被SRO层覆盖；在金属结构侧壁的SRO层表面形成具有压应力的氮化硅层；填充含氟硅玻璃使其覆盖金属结构、SRO层及氮化硅层作为金属间介质层。本发明在SRO层与含氟硅玻璃之间设置一氮化硅层，由于该氮化硅层具有压应力，因此能够抑制热过程造成的金属结构微观形变(金属结构的膨胀系数比含氟硅玻璃的膨胀系数大，所以在温度变化过程中金属结构微观形变量大)。进一步地，由于氮化硅的强度较大，因此新增的氮化硅层能够防止金属结构形变造成SRO层断裂，避免后续含氟硅玻璃中游离的氟离子进入并腐蚀金属结构造成空洞。

公开(公告)号：CN114695096A

公开(公告)日：2022-07-01

申请号：CN202011611620.0

申请日：2020-12-30

Applicant: 无锡华润上华科技有限公司

Inventor： 贺腾飞 ,  冯冰 ,  黄仁瑞 ,  张建栋

IPC: H01L21/28 ,  H01L21/321 ,  H01L21/3213

Abstract: 本发明公开了一种半导体器件的制造方法，包括：提供半导体衬底；蚀刻所述半导体衬底以形成凹槽；在所述凹槽的底部和侧壁上沉积屏蔽介质层；在所述凹槽中形成屏蔽栅极层；蚀刻去除所述屏蔽栅极层的一部分，所述屏蔽栅极层的上表面低于所述屏蔽介质层的上表面；蚀刻所述屏蔽介质层，所述屏蔽介质层的上表面低于所述屏蔽栅极层的上表面；利用干法刻蚀对所述屏蔽栅极层进行形貌处理，以使所述屏蔽栅极层的两端不高于所述屏蔽介质层；在所述凹槽内形成栅极介质层；向所述凹槽中填充栅极材料以形成栅极材料层，所述栅极材料层的上表面高于所述半导体衬底的上表面；对所述栅极材料层进行平坦化，以使所述栅极材料层的上表面与所述半导体衬底的上表面平齐。根据本发明提供的制造方法，提高了器件性能。

公开(公告)号：CN113838748B

公开(公告)日：2025-01-21

申请号：CN202010588442.8

申请日：2020-06-24

Applicant: 无锡华润上华科技有限公司

Inventor： 冯冰 ,  许超奇 ,  张建栋 ,  缪海生

IPC: H01L21/28

Abstract: 本发明涉及一种沟槽侧壁栅极结构的沟槽填充方法，包括：获取形成有沟槽侧壁栅极结构的晶圆；通过等离子体对沟槽的顶部开口进行轰击，将开口处的绝缘材质部分去除，从而使顶部开口扩大形成上大下小的第一开口；通过HDPCVD工艺对沟槽进行封口，沟槽在所述封口结构下方形成空洞；用绝缘材质填充所述第一开口。本发明填充后在沟槽中形成有空洞，该空洞能够作为后续形成的接触孔的一部分，可以节约接触孔的刻蚀时间，并降低接触孔的刻蚀难度。且本发明能够将该空洞的高度控制在STI下方，能够避免后续工艺的酸液或腐蚀液将空洞上方的绝缘材质蚀穿而倒灌进空洞的现象。因此上述方法能够与CMOS流程兼容。

公开(公告)号：CN115579393A

公开(公告)日：2023-01-06

申请号：CN202110758264.3

申请日：2021-07-05

Applicant: 无锡华润上华科技有限公司

Inventor： 冯冰 ,  许超奇 ,  张建栋 ,  缪海生 ,  贺腾飞

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种LDMOS器件及其制备方法，在金属硅化物阻挡层中，采用与氧化硅层具有较大的刻蚀选择比的氮氧化硅层作为LDMOS漂移区上方的悬停金属接触件的刻蚀阻挡层；具有高消光系数的氮氧化硅层能够显著降低H迁移对PMOS造成的影响；可不增加退火或紫外光照处理，直接利用流程中的较低温度的RTA热退火过程就能实现应力记忆及应力迁移，以增加NMOS的电子迁移速率；不用增加额外的光刻及腐蚀过程，可提升产品流通效率。

公开(公告)号：CN114582717A

公开(公告)日：2022-06-03

申请号：CN202011377002.4

申请日：2020-11-30

Applicant: 无锡华润上华科技有限公司

Inventor： 冯冰 ,  张建栋 ,  贺腾飞

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明涉及一种半导体器件的制备方法及屏蔽栅沟槽器件，所述方法包括：获取开设有沟槽的衬底，沟槽内壁形成有第一介质层，所述沟槽内未形成所述第一介质层的空间形成有多晶硅结构，所述多晶硅结构的顶部低于所述衬底的表面；湿法刻蚀去除所述第一介质层高于所述多晶硅结构的部分；等离子体轰击所述多晶硅结构的顶部，使所述多晶硅结构的顶部被部分去除；在所述沟槽内壁和所述多晶硅结构表面热生长第一氧化层；向所述沟槽内填充第二介质层，所述第二介质层将所述沟槽填满。本申请通过等离子体轰击多晶硅结构的边缘，使得多晶硅结构顶部的宽度变小，达到避免在多晶硅结构顶部两侧形成小孔的目的，进而达到消除填充异常造成的栅源短路的目的。

公开(公告)号：CN115835630A

公开(公告)日：2023-03-21

申请号：CN202111088254.X

申请日：2021-09-16

Applicant: 无锡华润上华科技有限公司

Inventor： 樊航 ,  冯冰 ,  张文文 ,  黄仁瑞

IPC: H10B41/30

Abstract: 本发明提供一种闪存单元结构及其制作方法，该方法形成阶梯型开口于介质叠层中，并基于阶梯型开口刻蚀介质叠层、硬掩膜层及浮栅导电层直至第一沟槽的底部显露栅介质层，第二沟槽的底部显露浮栅导电层；然后形成绝缘层于浮栅导电层的暴露表面，并去除浮栅导电层未被绝缘层遮挡的部分以得到浮栅，浮栅的第一侧面及顶面被绝缘层所覆盖；而后再形成隔离侧墙于浮栅的第二侧面，并形成字线，其中，当浮栅数量为多个时，多条字线在水平方向上间隔设置并分别位于多个浮栅的同一侧。其中，阶梯型开口的形成利用了光刻机台固有的相位差，多条字线分别位于多个浮栅的同一侧可降低电路设计的复杂性，降低闪存单元结构的占用面积，有利于提高存储器件的集成度。

公开(公告)号：CN113889572A

公开(公告)日：2022-01-04

申请号：CN202010634353.2

申请日：2020-07-02

Applicant: 无锡华润上华科技有限公司

Inventor： 缪海生 ,  张建栋 ,  冯冰

IPC: H01L49/02

Abstract: 本发明公开了一种半导体器件及其制作方法，该半导体器件的制作方法包括：提供半导体衬底，在所述半导体衬底上形成底层金属层；在所述底层金属层上形成介质层；在所述介质层上形成顶层金属层；对所述顶层金属层进行图形化，以去除电容区域之外的所述顶层金属层，以形成上极板，其中，所述介质层包括层叠设置的绝缘层和改性层，所述改性层位于相邻的所述绝缘层之间，且所述绝缘层的厚度大于所述改性层的厚度。根据本发明实施例可以在保持介质层厚度不变的条件下，提升MIM电容的电性性能，使其可长时间稳定工作于较高电压下。