公开(公告)号：CN115440651A

公开(公告)日：2022-12-06

申请号：CN202110611296.0

申请日：2021-06-01

Applicant: 无锡华润上华科技有限公司

Inventor： 贺腾飞 ,  林军 ,  张建栋

IPC: H01L21/768 ,  H01L21/321 ,  H01L21/3105

Abstract: 本发明涉及一种孔结构化学机械研磨方法及半导体器件的制造方法，所述孔结构化学机械研磨方法包括：获取形成有孔结构的半导体结构，所述半导体结构上形成有孔填充金属，所述半导体结构包括所述孔填充金属下的阻挡层和所述阻挡层下的氧化层，所述孔填充金属填入所述孔结构中；对所述孔填充金属进行第一化学机械研磨，以终止点监测的方式设定第一信号窗口，将研磨终止点设定在所述孔填充金属与所述阻挡层的过渡界面；在所述第一化学机械研磨之后进行第二化学机械研磨，去除所述阻挡层，以终止点监测的方式设定第二信号窗口，将研磨终止点设定在所述阻挡层与所述氧化层的过渡界面。本发明能够降低第一电介质层的厚度和均匀性受外界因素影响的波动。

公开(公告)号：CN115942745A

公开(公告)日：2023-04-07

申请号：CN202111139233.6

申请日：2021-09-26

Applicant: 无锡华润上华科技有限公司

Inventor： 高箐遥 ,  黄仁瑞 ,  贺腾飞 ,  朱文明

IPC: H10B41/30 ,  H01L29/788 ,  H01L21/336

Abstract: 本发明提供一种闪存单元结构及其制作方法，该闪存单元结构包括衬底、隔离层、栅介质层、第一浮栅导电层、第二浮栅导电层、第一绝缘层、第二绝缘层、第一源极线、第二源极线及字线层，其中，隔离层的底部嵌于衬底中，且隔离层的顶面高于衬底的顶面，栅介质层位于衬底的上表面，第一、第二浮栅导电层位于栅介质层上并分布于所述隔离层的相对两侧，且分别与隔离层的两侧壁接触，第一、第二源极线位于衬底中并分布于隔离层的相对两侧，且分别与隔离层的两侧壁接触，字线层包括至少两条字线。本发明利用隔离层将公共源极线隔成两个独立的源极线，并利用不同字线分别控制隔离层两侧的浮置栅极以提高空间利用率，实现了闪存单元结构尺寸的微缩。

公开(公告)号：CN116264181A

公开(公告)日：2023-06-16

申请号：CN202111516629.8

申请日：2021-12-13

Applicant: 无锡华润上华科技有限公司

Inventor： 贺腾飞 ,  黄仁瑞 ,  刘群 ,  林军

IPC: H01L21/762 ,  H01L21/027 ,  H01L21/311 ,  G03F7/20

Abstract: 本发明一种沟槽隔离结构的制造方法，包括：在晶圆的第一面通过光刻及刻蚀形成沟槽；向所述沟槽中填充绝缘隔离材料；在所述晶圆的第一面涂覆光刻胶，通过曝光和显影使残留的光刻胶与所述晶圆的第一面形成倾角，所述倾角的角度为50～60度，所述残留的光刻胶从有源区上延伸至沟槽中的绝缘隔离材料的顶面；以所述残留的光刻胶为刻蚀阻挡层，干法刻蚀所述绝缘隔离材料，在所述绝缘隔离材料表面形成凹陷；去除所述残留的光刻胶，并通过湿法腐蚀去除所述沟槽外多余的绝缘隔离材料。本发明通过形成特殊的光刻胶形貌来干法刻蚀绝缘隔离材料，可以改善绝缘隔离材料表面的形貌，结合湿法腐蚀工艺可以获得较为平整的绝缘隔离材料表面形貌。

公开(公告)号：CN113130314B

公开(公告)日：2022-09-20

申请号：CN201911423898.2

申请日：2019-12-31

Applicant: 无锡华润上华科技有限公司

Inventor： 贺腾飞 ,  林军 ,  张建栋 ,  黄仁瑞

IPC: H01L21/306 ,  H01L21/768

Abstract: 本发明公开了一种半导体器件及其制备方法、电子装置。所述制备方法包括：提供晶圆，在所述晶圆上形成有介电层，在所述介电层中形成有相互间隔的插塞，并且所述介电层的顶部露出所述插塞的顶部；执行化学机械研磨步骤，在研磨垫上同时添加研磨液和去离子水，对所述介电层进行研磨，去除部分所述介电层，以露出部分所述插塞并控制所述插塞凸出所述介电层的高度，其中，所述研磨液和所述去离子水的流量比为1:0.03‑1:15，和/或所述研磨液和所述去离子水在所述研磨垫上的落点与所述研磨垫中心的距离为10cm‑12cm。所述方法可以精准控制晶圆表面整体插塞(钨‑插塞)凸出的高度在500埃以内以及其均匀性，进而获得高光洁、无损伤的表面以及稳定可靠的器件。

公开(公告)号：CN114695096A

公开(公告)日：2022-07-01

申请号：CN202011611620.0

申请日：2020-12-30

Applicant: 无锡华润上华科技有限公司

Inventor： 贺腾飞 ,  冯冰 ,  黄仁瑞 ,  张建栋

IPC: H01L21/28 ,  H01L21/321 ,  H01L21/3213

Abstract: 本发明公开了一种半导体器件的制造方法，包括：提供半导体衬底；蚀刻所述半导体衬底以形成凹槽；在所述凹槽的底部和侧壁上沉积屏蔽介质层；在所述凹槽中形成屏蔽栅极层；蚀刻去除所述屏蔽栅极层的一部分，所述屏蔽栅极层的上表面低于所述屏蔽介质层的上表面；蚀刻所述屏蔽介质层，所述屏蔽介质层的上表面低于所述屏蔽栅极层的上表面；利用干法刻蚀对所述屏蔽栅极层进行形貌处理，以使所述屏蔽栅极层的两端不高于所述屏蔽介质层；在所述凹槽内形成栅极介质层；向所述凹槽中填充栅极材料以形成栅极材料层，所述栅极材料层的上表面高于所述半导体衬底的上表面；对所述栅极材料层进行平坦化，以使所述栅极材料层的上表面与所述半导体衬底的上表面平齐。根据本发明提供的制造方法，提高了器件性能。

公开(公告)号：CN114664650A

公开(公告)日：2022-06-24

申请号：CN202011408318.5

申请日：2020-12-03

Applicant: 无锡华润上华科技有限公司

Inventor： 贺腾飞

IPC: H01L21/3105 ,  H01L21/28 ,  B24B57/02 ,  B24B37/04

Abstract: 本发明公开了一种半导体器件的制造方法。所述方法包括：步骤S1：提供半导体衬底，在所述半导体衬底表面形成有研磨阻挡层，在所述半导体衬底中形成有沟槽，所述沟槽中填充不同厚度的第一填充层，以获得不同纵深比的第一沟槽和第二沟槽；步骤S2：执行沉积工艺形成隔离材料层，所述隔离材料层覆盖所述半导体衬底的表面并填充剩余深度的所述第二沟槽；步骤S3：执行第一化学机械研磨工艺，以去除所述半导体衬底表面的所述隔离材料层。根据本发明，针对不同深宽比的沟槽的填充后的形成的台阶差，通过调整研磨液供给至研磨垫上的落点位置，实现研磨液在研磨垫上的分布的调整，从而实现了高光洁和高均匀性膜层质量，同时大幅降低研磨工艺成本。

公开(公告)号：CN114649230A

公开(公告)日：2022-06-21

申请号：CN202011520109.X

申请日：2020-12-21

Applicant: 无锡华润上华科技有限公司

Inventor： 樊航 ,  任涛 ,  秦祥 ,  贺腾飞

IPC: H01L21/66 ,  G06F17/11 ,  G03F7/20

Abstract: 本发明公开了一种光刻胶涂层厚度的计算方法。根据本发明提供的光刻胶涂层厚度的计算方法，对在不同转速下形成的光刻胶涂层的厚度测量值和厚度理论值进行拟合以形成拟合方程，利用所述拟合方程计算在任意转速下形成的至少一层光刻胶涂层的厚度，提高了光刻胶涂层的计算精度。基于所述各第n层光刻胶涂层的厚度测量值和所述各第n层光刻胶涂层的厚度理论值进行拟合，获得光刻胶涂层的总厚度理论修正值，最终实现了多光刻胶涂层膜厚的精确计算，避免了盲目调节转速再切片确认厚度造成的晶圆浪费，大大节省了成本。还可快速精确制备出所需要的光刻胶涂层厚度，减少产品流通及开发时间。

公开(公告)号：CN113830726A

公开(公告)日：2021-12-24

申请号：CN202010582086.9

申请日：2020-06-23

Applicant: 无锡华润上华科技有限公司

Inventor： 贺腾飞 ,  黄仁瑞 ,  樊航 ,  缪海生

IPC: B81C1/00 ,  B81B1/00 ,  H01L21/762 ,  H01L29/06

Abstract: 本发明提供一种半导体器件的制造方法和半导体器件，所述方法包括：提供半导体衬底，在所述半导体衬底中形成沟槽；形成填充所述沟槽并覆盖所述半导体衬底表面的填充层；形成覆盖所述填充层的阻挡层；执行化学机械研磨工艺，以移除所述半导体衬底表面的阻挡层，并使所述半导体衬底表面至少剩余部分所述填充层，其中，所述半导体衬底上的所述填充层的表面不高于所述沟槽中的所述填充层表面；执行刻蚀工艺，以去除所述半导体衬底表面的剩余的所述填充层。根据本发明，使沟槽隔离结构中的碟型凹陷显著减小，也避免了半导体衬底表面的颗粒污染等缺陷，获得高光洁、无损伤的均匀表面。

公开(公告)号：CN113130314A

公开(公告)日：2021-07-16

申请号：CN201911423898.2

申请日：2019-12-31

Applicant: 无锡华润上华科技有限公司

Inventor： 贺腾飞 ,  林军 ,  张建栋 ,  黄仁瑞

IPC: H01L21/306 ,  H01L21/768

Abstract: 本发明公开了一种半导体器件及其制备方法、电子装置。所述制备方法包括：提供晶圆，在所述晶圆上形成有介电层，在所述介电层中形成有相互间隔的插塞，并且所述介电层的顶部露出所述插塞的顶部；执行化学机械研磨步骤，在研磨垫上同时添加研磨液和去离子水，对所述介电层进行研磨，去除部分所述介电层，以露出部分所述插塞并控制所述插塞凸出所述介电层的高度，其中，所述研磨液和所述去离子水的流量比为1:0.03‑1:15，和/或所述研磨液和所述去离子水在所述研磨垫上的落点与所述研磨垫中心的距离为10cm‑12cm。所述方法可以精准控制晶圆表面整体插塞(钨‑插塞)凸出的高度在500埃以内以及其均匀性，进而获得高光洁、无损伤的表面以及稳定可靠的器件。

公开(公告)号：CN115579393A

公开(公告)日：2023-01-06

申请号：CN202110758264.3

申请日：2021-07-05

Applicant: 无锡华润上华科技有限公司

Inventor： 冯冰 ,  许超奇 ,  张建栋 ,  缪海生 ,  贺腾飞

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种LDMOS器件及其制备方法，在金属硅化物阻挡层中，采用与氧化硅层具有较大的刻蚀选择比的氮氧化硅层作为LDMOS漂移区上方的悬停金属接触件的刻蚀阻挡层；具有高消光系数的氮氧化硅层能够显著降低H迁移对PMOS造成的影响；可不增加退火或紫外光照处理，直接利用流程中的较低温度的RTA热退火过程就能实现应力记忆及应力迁移，以增加NMOS的电子迁移速率；不用增加额外的光刻及腐蚀过程，可提升产品流通效率。