沟槽侧壁栅极结构的沟槽填充方法

    公开(公告)号:CN113838748B

    公开(公告)日:2025-01-21

    申请号:CN202010588442.8

    申请日:2020-06-24

    Abstract: 本发明涉及一种沟槽侧壁栅极结构的沟槽填充方法,包括:获取形成有沟槽侧壁栅极结构的晶圆;通过等离子体对沟槽的顶部开口进行轰击,将开口处的绝缘材质部分去除,从而使顶部开口扩大形成上大下小的第一开口;通过HDPCVD工艺对沟槽进行封口,沟槽在所述封口结构下方形成空洞;用绝缘材质填充所述第一开口。本发明填充后在沟槽中形成有空洞,该空洞能够作为后续形成的接触孔的一部分,可以节约接触孔的刻蚀时间,并降低接触孔的刻蚀难度。且本发明能够将该空洞的高度控制在STI下方,能够避免后续工艺的酸液或腐蚀液将空洞上方的绝缘材质蚀穿而倒灌进空洞的现象。因此上述方法能够与CMOS流程兼容。

    LDMOS器件及其制备方法
    2.
    发明公开

    公开(公告)号:CN115579393A

    公开(公告)日:2023-01-06

    申请号:CN202110758264.3

    申请日:2021-07-05

    Abstract: 本发明提供一种LDMOS器件及其制备方法,在金属硅化物阻挡层中,采用与氧化硅层具有较大的刻蚀选择比的氮氧化硅层作为LDMOS漂移区上方的悬停金属接触件的刻蚀阻挡层;具有高消光系数的氮氧化硅层能够显著降低H迁移对PMOS造成的影响;可不增加退火或紫外光照处理,直接利用流程中的较低温度的RTA热退火过程就能实现应力记忆及应力迁移,以增加NMOS的电子迁移速率;不用增加额外的光刻及腐蚀过程,可提升产品流通效率。

    半导体器件的制备方法及屏蔽栅沟槽器件

    公开(公告)号:CN114582717A

    公开(公告)日:2022-06-03

    申请号:CN202011377002.4

    申请日:2020-11-30

    Abstract: 本发明涉及一种半导体器件的制备方法及屏蔽栅沟槽器件,所述方法包括:获取开设有沟槽的衬底,沟槽内壁形成有第一介质层,所述沟槽内未形成所述第一介质层的空间形成有多晶硅结构,所述多晶硅结构的顶部低于所述衬底的表面;湿法刻蚀去除所述第一介质层高于所述多晶硅结构的部分;等离子体轰击所述多晶硅结构的顶部,使所述多晶硅结构的顶部被部分去除;在所述沟槽内壁和所述多晶硅结构表面热生长第一氧化层;向所述沟槽内填充第二介质层,所述第二介质层将所述沟槽填满。本申请通过等离子体轰击多晶硅结构的边缘,使得多晶硅结构顶部的宽度变小,达到避免在多晶硅结构顶部两侧形成小孔的目的,进而达到消除填充异常造成的栅源短路的目的。

    半导体结构的制备方法
    4.
    发明公开

    公开(公告)号:CN119490162A

    公开(公告)日:2025-02-21

    申请号:CN202311051064.X

    申请日:2023-08-18

    Abstract: 本申请涉及一种半导体结构的制备方法。该半导体结构的制备方法包括:提供盖帽层;于所述盖帽层上形成沟槽;于所述沟槽内形成吸气剂材料,并采用处理气体对所述吸气剂材料进行表面处理,其中,执行该步骤至少两次,以形成具有微孔的吸气剂层。本申请不仅可以形成具有微孔的吸气剂层,而且可以使吸气剂层中的微孔数量较多,提高吸气剂层的表面积,从而提高了吸气剂层的吸气能力。

    半导体器件及其制作方法
    5.
    发明公开

    公开(公告)号:CN113889572A

    公开(公告)日:2022-01-04

    申请号:CN202010634353.2

    申请日:2020-07-02

    Abstract: 本发明公开了一种半导体器件及其制作方法,该半导体器件的制作方法包括:提供半导体衬底,在所述半导体衬底上形成底层金属层;在所述底层金属层上形成介质层;在所述介质层上形成顶层金属层;对所述顶层金属层进行图形化,以去除电容区域之外的所述顶层金属层,以形成上极板,其中,所述介质层包括层叠设置的绝缘层和改性层,所述改性层位于相邻的所述绝缘层之间,且所述绝缘层的厚度大于所述改性层的厚度。根据本发明实施例可以在保持介质层厚度不变的条件下,提升MIM电容的电性性能,使其可长时间稳定工作于较高电压下。

    沟槽侧壁栅极结构的沟槽填充方法

    公开(公告)号:CN113838748A

    公开(公告)日:2021-12-24

    申请号:CN202010588442.8

    申请日:2020-06-24

    Abstract: 本发明涉及一种沟槽侧壁栅极结构的沟槽填充方法,包括:获取形成有沟槽侧壁栅极结构的晶圆;通过等离子体对沟槽的顶部开口进行轰击,将开口处的绝缘材质部分去除,从而使顶部开口扩大形成上大下小的第一开口;通过HDPCVD工艺对沟槽进行封口,沟槽在所述封口结构下方形成空洞;用绝缘材质填充所述第一开口。本发明填充后在沟槽中形成有空洞,该空洞能够作为后续形成的接触孔的一部分,可以节约接触孔的刻蚀时间,并降低接触孔的刻蚀难度。且本发明能够将该空洞的高度控制在STI下方,能够避免后续工艺的酸液或腐蚀液将空洞上方的绝缘材质蚀穿而倒灌进空洞的现象。因此上述方法能够与CMOS流程兼容。

    金属间介质层及其制造方法及半导体器件

    公开(公告)号:CN113539836A

    公开(公告)日:2021-10-22

    申请号:CN202010289992.X

    申请日:2020-04-14

    Inventor: 冯冰 张建栋

    Abstract: 本发明涉及一种金属间介质层及其制造方法及半导体器件,所述金属间介质层的制造方法包括:获取形成有金属结构的基底结构,金属结构的表面被SRO层覆盖;在金属结构侧壁的SRO层表面形成具有压应力的氮化硅层;填充含氟硅玻璃使其覆盖金属结构、SRO层及氮化硅层作为金属间介质层。本发明在SRO层与含氟硅玻璃之间设置一氮化硅层,由于该氮化硅层具有压应力,因此能够抑制热过程造成的金属结构微观形变(金属结构的膨胀系数比含氟硅玻璃的膨胀系数大,所以在温度变化过程中金属结构微观形变量大)。进一步地,由于氮化硅的强度较大,因此新增的氮化硅层能够防止金属结构形变造成SRO层断裂,避免后续含氟硅玻璃中游离的氟离子进入并腐蚀金属结构造成空洞。

    孔结构化学机械研磨方法及半导体器件的制造方法

    公开(公告)号:CN115440651A

    公开(公告)日:2022-12-06

    申请号:CN202110611296.0

    申请日:2021-06-01

    Abstract: 本发明涉及一种孔结构化学机械研磨方法及半导体器件的制造方法,所述孔结构化学机械研磨方法包括:获取形成有孔结构的半导体结构,所述半导体结构上形成有孔填充金属,所述半导体结构包括所述孔填充金属下的阻挡层和所述阻挡层下的氧化层,所述孔填充金属填入所述孔结构中;对所述孔填充金属进行第一化学机械研磨,以终止点监测的方式设定第一信号窗口,将研磨终止点设定在所述孔填充金属与所述阻挡层的过渡界面;在所述第一化学机械研磨之后进行第二化学机械研磨,去除所述阻挡层,以终止点监测的方式设定第二信号窗口,将研磨终止点设定在所述阻挡层与所述氧化层的过渡界面。本发明能够降低第一电介质层的厚度和均匀性受外界因素影响的波动。

    金属间介质层及其制造方法及半导体器件

    公开(公告)号:CN113539836B

    公开(公告)日:2025-01-21

    申请号:CN202010289992.X

    申请日:2020-04-14

    Inventor: 冯冰 张建栋

    Abstract: 本发明涉及一种金属间介质层及其制造方法及半导体器件,所述金属间介质层的制造方法包括:获取形成有金属结构的基底结构,金属结构的表面被SRO层覆盖;在金属结构侧壁的SRO层表面形成具有压应力的氮化硅层;填充含氟硅玻璃使其覆盖金属结构、SRO层及氮化硅层作为金属间介质层。本发明在SRO层与含氟硅玻璃之间设置一氮化硅层,由于该氮化硅层具有压应力,因此能够抑制热过程造成的金属结构微观形变(金属结构的膨胀系数比含氟硅玻璃的膨胀系数大,所以在温度变化过程中金属结构微观形变量大)。进一步地,由于氮化硅的强度较大,因此新增的氮化硅层能够防止金属结构形变造成SRO层断裂,避免后续含氟硅玻璃中游离的氟离子进入并腐蚀金属结构造成空洞。

    一种半导体器件及其制备方法、电子装置

    公开(公告)号:CN113130314B

    公开(公告)日:2022-09-20

    申请号:CN201911423898.2

    申请日:2019-12-31

    Abstract: 本发明公开了一种半导体器件及其制备方法、电子装置。所述制备方法包括:提供晶圆,在所述晶圆上形成有介电层,在所述介电层中形成有相互间隔的插塞,并且所述介电层的顶部露出所述插塞的顶部;执行化学机械研磨步骤,在研磨垫上同时添加研磨液和去离子水,对所述介电层进行研磨,去除部分所述介电层,以露出部分所述插塞并控制所述插塞凸出所述介电层的高度,其中,所述研磨液和所述去离子水的流量比为1:0.03‑1:15,和/或所述研磨液和所述去离子水在所述研磨垫上的落点与所述研磨垫中心的距离为10cm‑12cm。所述方法可以精准控制晶圆表面整体插塞(钨‑插塞)凸出的高度在500埃以内以及其均匀性,进而获得高光洁、无损伤的表面以及稳定可靠的器件。

Patent Agency Ranking