采用应力记忆技术的NMOSFET制造方法及NMOSFET

    公开(公告)号:CN116936363A

    公开(公告)日:2023-10-24

    申请号:CN202210363482.1

    申请日:2022-04-08

    Abstract: 本发明涉及一种采用应力记忆技术的NMOSFET制造方法及NMOSFET,所述方法包括:获取晶圆,所述晶圆形成有NMOSFET的栅极、源极区及漏极区;在所述晶圆的表面形成覆盖所述栅极、源极区及漏极区的应力层,所述应力层的材质包括氮硅化合物;对所述应力层进行第一次紫外线光照处理,紫外线波长为172nm±20nm;对所述应力层进行第二次紫外线光照处理,紫外线波长为200nm~320nm;对所述应力层进行热处理。本发明通过两次紫外线光照处理,分别进行脱氢和Si‑N‑Si的强交联反应,能够避免Vt出现hump,并且可以提升电子迁移率,从而提高NMOSFET性能。本发明相对于传统工艺还能够节省一道光刻和刻蚀工序。

    半导体结构的制备方法
    2.
    发明公开

    公开(公告)号:CN119490162A

    公开(公告)日:2025-02-21

    申请号:CN202311051064.X

    申请日:2023-08-18

    Abstract: 本申请涉及一种半导体结构的制备方法。该半导体结构的制备方法包括:提供盖帽层;于所述盖帽层上形成沟槽;于所述沟槽内形成吸气剂材料,并采用处理气体对所述吸气剂材料进行表面处理,其中,执行该步骤至少两次,以形成具有微孔的吸气剂层。本申请不仅可以形成具有微孔的吸气剂层,而且可以使吸气剂层中的微孔数量较多,提高吸气剂层的表面积,从而提高了吸气剂层的吸气能力。

    深沟槽填充方法
    3.
    发明公开

    公开(公告)号:CN117995751A

    公开(公告)日:2024-05-07

    申请号:CN202211337509.6

    申请日:2022-10-28

    Abstract: 本发明提供的深沟槽填充方法中,提供的基底中形成有深沟槽,深沟槽的下部侧壁上形成有栅极,深沟槽的上部侧壁上覆盖有绝缘层,绝缘层在深沟槽的顶部开口中限定出第一开口,第一开口暴露深沟槽底面的部分基底;通过SACVD工艺在基底上形成预填充层,预填充层保形地覆盖栅极、绝缘层、以及第一开口暴露的深沟槽的底面;通过等离子体轰击深沟槽的顶部,形成上大下小的第二开口,且第二开口的底部高于浅沟槽隔离结构的底面;通过HDPCVD工艺在基底上形成填充材料层,且深沟槽内的填充材料层中具有低于浅沟槽隔离结构底面的空洞。如此,可以有效地控制空洞在深沟槽中的位置,使得空洞位于浅沟槽隔离结构的下方。

Patent Agency Ranking