场效应管电容‑电压特性测试电路的串联电阻测定方法

    公开(公告)号:CN104698279B

    公开(公告)日:2017-10-10

    申请号:CN201510121313.7

    申请日:2015-03-19

    Applicant: 东南大学

    Abstract: 本发明公开了一种场效应晶体管电容‑电压特性测试电路中的串联电阻的计算测定方法,首先对金属氧化物半导体场效应晶体管进行不同频率下的电容‑电压特性测试;然后基于针对串联电阻效应的金属氧化物半导体场效应晶体管电容‑电压特性的修正模型,将数据带入模型中修正出实际电容‑电压曲线;最后将输入频率为时,某一扫描电压点对应的测试电容值和实际电容值带入串联电阻的公式,即可得到串联电阻的值。本发明计算方法中模型参数选取较灵活,可以选择积累区与耗尽区区间中的任意C‑V测试数据离散点计算串联电阻;也无需考虑电路中器件的结构参数,弥补了传统计算方法中对氧化层电容存在估算误差的缺陷,适用范围广泛。

    一种高击穿电压的N型纵向碳化硅金属氧化物半导体管

    公开(公告)号:CN103400860B

    公开(公告)日:2017-04-19

    申请号:CN201310365077.4

    申请日:2013-08-21

    Applicant: 东南大学

    Abstract: 一种高击穿电压的N型纵向碳化硅金属氧化物半导体管,包括N型衬底,在N型衬底的两端分别设有漏极金属和N型漂移区,在N型漂移区上设有P型基区层,在P型基区层设有按照阵列分布的N型源区和P型体接触区,在相邻N型源区之间设有N型漂移区突起,N型漂移区突起的边界延伸进入相应的击穿电压提高区域,所述击穿电压提高区域是由相邻四个N型源区的内侧边界延长线构成的矩形区域,在N型漂移区突起上设有栅氧化层,并且栅氧化层的边界向外延伸并止于N型源区的边界,在栅氧化层上设有多晶硅栅,在多晶硅栅及N型源区上设有场氧化层,在N型源区及P型体接触区连接有源极金属,在多晶硅栅的表面连接有栅极金属。

    一种高鲁棒性的P型对称横向双扩散场效应晶体管

    公开(公告)号:CN103280462B

    公开(公告)日:2015-12-02

    申请号:CN201310199860.8

    申请日:2013-05-27

    Applicant: 东南大学

    Abstract: 一种高鲁棒性的P型对称横向双扩散场效应晶体管,包括:P型衬底,在P型衬底上设有N型外延层,在N型外延层的内部设有P型漂移阱、P型缓冲阱和N型体接触区各两个,在P型缓冲阱内分别设有P型漏区和P型源区,在N型外延层的表面设有栅氧化层和场氧化层,在栅氧化层的表面设有多晶硅栅,在场氧化层、N型体接触区、P型源区、多晶硅栅和P型漏区的表面设有钝化层,其特征在于,在两个P型漂移阱上表面还各设有与低压P型阱共用一块光刻板,采用低能量离子注入形成的第一和第二浅P型阱,该区域有效地优化了表面电场分布,降低了最高晶格温度,提高了二次崩溃电流,增强了器件在ESD过程中的鲁棒性。

    一种高可靠性N型碳化硅纵向金属氧化物半导体管

    公开(公告)号:CN104617144A

    公开(公告)日:2015-05-13

    申请号:CN201510020600.9

    申请日:2015-01-15

    Applicant: 东南大学

    CPC classification number: H01L29/7827 H01L29/42356 H01L29/42368

    Abstract: 一种高可靠性N型碳化硅纵向金属氧化物半导体管,所述高可靠性N型碳化硅纵向金属氧化物半导体管为轴对称结构,包括:N型衬底,在N型衬底的一侧连接有漏极金属,在N型衬底的另一侧设有N型漂移区,在N型漂移区中对称设置一对P型基区,在P型基区中设有N型源区和P型体接触区,在N型漂移区的表面设有绝缘层,在绝缘层的表面设有多晶硅栅,在多晶硅栅及N型源区上设有场氧化层,在N型源区和P型体接触区连接有源极金属,其特征在于所述的绝缘层采用多阶栅氧化层结构,整体呈对称的多级“台阶”状,这种结构的优点在于保持器件击穿电压和导通电阻等其他电学参数基本不变的前提下,显著提高器件的UIS能力和可靠性,延长器件的使用寿命。

    一种P型射频横向双扩散金属氧化物半导体器件

    公开(公告)号:CN104600120A

    公开(公告)日:2015-05-06

    申请号:CN201510021174.0

    申请日:2015-01-15

    Applicant: 东南大学

    CPC classification number: H01L29/7816 H01L29/42364

    Abstract: 一种P型射频横向双扩散金属氧化物半导体器件,包括:N型衬底、N型外延层,在N型外延层中形成有P型轻掺杂漏区和N阱,N阱的一侧和所述P型轻掺杂漏区的一侧相接触;在所述P型轻掺杂漏区中形成有P型重掺杂漏区;在所述N阱中形成有P型重掺杂源区,在N阱的另一侧形成有N型重掺杂引出区,N型重掺杂引出区穿过N型外延层与N型硅衬底相接触;在N阱上形成有栅氧化层,且栅氧化层的两个边界分别位于P型重掺杂源区及P型轻掺杂漏区的边界上方;在N型重掺杂引出区和P型重掺杂源区上连接有源极金属,在P型重掺杂漏区上连接有漏极金属,其特征在于,所述栅氧化层为阶梯状,在栅氧化层的下方设有P型掺杂区且所述P型掺杂区位于N阱中。

    一种高鲁棒性的P型对称横向双扩散场效应晶体管

    公开(公告)号:CN103280462A

    公开(公告)日:2013-09-04

    申请号:CN201310199860.8

    申请日:2013-05-27

    Applicant: 东南大学

    Abstract: 一种高鲁棒性的P型对称横向双扩散场效应晶体管,包括:P型衬底,在P型衬底上设有N型外延层,在N型外延层的内部设有P型漂移阱、P型缓冲阱和N型体接触区各两个,在P型缓冲阱内分别设有P型漏区和P型源区,在N型外延层的表面设有栅氧化层和场氧化层,在栅氧化层的表面设有多晶硅栅,在场氧化层、N型体接触区、P型源区、多晶硅栅和P型漏区的表面设有钝化层,其特征在于,在两个P型漂移阱上表面还各设有与低压P型阱共用一块光刻板,采用低能量离子注入形成的第一和第二浅P型阱,该区域有效地优化了表面电场分布,降低了最高晶格温度,提高了二次崩溃电流,增强了器件在ESD过程中的鲁棒性。

    一种基于仿真的绝缘栅双极型晶体管的电流特性测定方法

    公开(公告)号:CN103105571A

    公开(公告)日:2013-05-15

    申请号:CN201310025968.5

    申请日:2013-01-24

    Applicant: 东南大学

    Abstract: 本发明公开了一种基于仿真的绝缘栅双极型晶体管的电流特性测定方法,包括以下步骤:步骤10)获取绝缘栅双极型晶体管的测试导通特性和测试输出特性;步骤20)建立仿真程序内部集成模型的仿真电路;步骤30)建立实际集电极电压与修正集电极电压的对应关系;步骤40)得到实际集电极电压与修正集电极电压的修正系数;步骤50)仿真建立一次修正的实际导通特性;步骤60)建立实际栅极电压与修正栅极电压的对应关系;步骤70)得到实际栅极电压与修正栅极电压的修正系数;步骤80)仿真建立二次修正的实际输出特性。该方法可以解决注重集成电路仿真程序PSPICE内部集成的绝缘栅双极型晶体管模型的电流特性精确度不高的问题。

    一种大功率碳化硅二极管热阻测试方法

    公开(公告)号:CN102759544A

    公开(公告)日:2012-10-31

    申请号:CN201210234394.8

    申请日:2012-07-06

    Applicant: 东南大学

    Abstract: 一种大功率碳化硅二极管热阻测试方法,将放置有待测器件的绝缘基板放置在温度控制箱内,并将温箱调至25℃,为二极管加一极短暂的单脉冲电流,测试不同脉冲电流大小对应的二极管压降。然后将温箱温度升至125℃,测量不同脉冲电流大小对应的二极管压降,并与25℃下所测数值进行比较,在保证压降有明显变化的前提下取一最大电流。将温箱温度降至25℃,为二极管加直流电流,大小为前面所选取的电流,待结温稳定后测量二极管压降。改变温箱温度,然后以脉冲电流测试此时二极管的压降,直至某一温度下二极管的压降与灌直流时二极管上压降相等,我们就认为此时温箱的温度即为等效结温。根据等效结温利用热阻计算公式求出二极管的热阻。

    一种N型射频横向双扩散金属氧化物半导体器件

    公开(公告)号:CN104600098B

    公开(公告)日:2017-07-28

    申请号:CN201510021811.4

    申请日:2015-01-15

    Applicant: 东南大学

    Abstract: 一种N型射频横向双扩散金属氧化物半导体器件,包括:P型衬底、P型外延层,在P型外延层中形成有N型轻掺杂漏区和P阱,P阱的一侧和所述N型轻掺杂漏区的一侧相接触;在所述N型轻掺杂漏区中形成有N型重掺杂漏区;在所述P阱中形成有N型重掺杂源区,在P阱的另一侧形成有P型重掺杂引出区,P型重掺杂引出区穿过P型外延层与P型硅衬底相接触;在P阱上形成有栅氧化层,且栅氧化层的两个边界分别位于N型重掺杂源区及N型轻掺杂漏区的边界上方;在P型重掺杂引出区和N型重掺杂源区上连接有源极金属,在N型重掺杂漏区上连接有漏极金属,其特征在于,所述栅氧化层为阶梯状,在栅氧化层的下方设有N型掺杂区且所述N型掺杂区位于P阱中。

    一种栅接地金属氧化物半导体晶体管静电防护结构

    公开(公告)号:CN104022112B

    公开(公告)日:2016-09-21

    申请号:CN201410312125.8

    申请日:2014-07-02

    Applicant: 东南大学

    Abstract: 一种栅接地金属氧化物半导体晶体管静电防护结构,包括P型半导体衬底,其上设有P型接触区、源区及漏区,源区及漏区位于P型接触区内且源区和漏区以叉指结构交替分布在P型半导体衬底的表面,在源区和漏区之间区域的正上方设有多晶硅栅极,在源区和多晶硅栅极之间及漏区和多晶硅栅极之间都设有轻掺杂漏区,在源区与P型接触区之间设有N型区,在P型接触区与N型区之间及N型区与源区外侧之间均设有场氧化层且场氧化层位于P型半导体衬底的表面,在P型接触区、源区、轻掺杂漏区、漏区、场氧化层及多晶硅栅极上方设有氧化层,P型半导体衬底由衬底电极引出,源区由金属源电极引出,漏区和N型区均由金属漏电极引出。该结构可以在更小的面积开销下达到更强的静电释放能力。

Patent Agency Ranking