图案形成方法、半导体装置的制造方法以及制造装置

    公开(公告)号:CN101510503A

    公开(公告)日:2009-08-19

    申请号:CN200910006951.9

    申请日:2009-02-13

    Abstract: 本发明提供一种图案形成方法、半导体装置的制造方法以及制造装置,不需要第2次曝光工序,就能高精度地形成比曝光边界更细的微细图案,与现有技术相比简化了工序和降低了半导体装置的制造成本。该图案形成方法是形成成为掩膜的图案的方法,包括:形成第1图案(105)的工序;修整第1图案(105)的宽度的工序;在第1图案(105)的表面上形成边界层(106)的工序;在边界层(106)的表面上形成第2掩膜材料层(107)的工序;为了使边界层(106)的顶部露出而除去第2掩膜材料层(107)的一部分的工序;蚀刻边界层(106)而露出第1图案(105),并且形成在上部具有第2掩膜材料层(107)的第2图案的工序。

    半导体装置的制造方法、真空处理装置及基板处理装置

    公开(公告)号:CN107644804B

    公开(公告)日:2022-01-28

    申请号:CN201710600407.1

    申请日:2017-07-21

    Abstract: 本发明涉及半导体装置的制造方法、真空处理装置及基板处理装置。在对用于蚀刻形成于基板的被蚀刻膜的掩模进行了该蚀刻后,以简易的方法以抑制被蚀刻膜的损伤的方式去除。实施如下工序:向形成有被蚀刻膜(20)的基板(晶圆W)的表面供给聚合用的原料,形成由具有脲键的聚合物形成的掩模用膜(23)的工序;在前述掩模用膜(23)形成蚀刻用的图案(28)的工序;接着使用前述图案(28)利用处理气体对前述被蚀刻膜(20)进行蚀刻的工序,其后,对前述基板进行加热而将前述聚合物解聚,将前述掩模用膜(23)去除的工序。

Patent Agency Ranking