-
公开(公告)号：CN101399189A
公开(公告)日：2009-04-01
申请号：CN200810135103.3
申请日：2008-07-30
Applicant: 东京毅力科创株式会社
IPC: H01L21/033 , H01L21/31 , H01L21/308 , H01L21/00
Abstract: 本发明提供一种与以往相比可简化工序和降低制造成本、可提高生产率的半导体装置的制造方法和装置、控制程序及程序存储介质。上述制造方法包括：成膜工序，在光致抗蚀剂(103)的图形上形成SiO2膜(104)；蚀刻工序，对SiO2膜(104)进行蚀刻，以使仅在光致抗蚀剂(103)的图形的侧壁部残留该SiO2膜；图形形成工序，除去光致抗蚀剂(103)的图形而形成SiO2膜(104)的图形。
-
公开(公告)号：CN101399188A
公开(公告)日：2009-04-01
申请号：CN200810134554.5
申请日：2008-07-25
Applicant: 东京毅力科创株式会社
IPC: H01L21/033 , H01L21/31 , H01L21/308 , H01L21/00
CPC classification number: H01L21/32139 , H01L21/0337
Abstract: 本发明提供半导体装置的制造方法、半导体装置的制造装置、控制程序及程序存储介质。与以往相比，能够谋求简化工序和降低制造成本，且能够谋求提高生产率。其中，该半导体装置的制造方法包括在有机膜(102)的图案上形成SiO2膜(105)的成膜工序、以使SiO2膜(105)仅残留在有机膜(102)的图案的侧壁部的方式将其蚀刻的蚀刻工序、和去除有机膜(102)的图案而形成SiO2膜(105)的图案的工序。
-
公开(公告)号：CN101097865A
公开(公告)日：2008-01-02
申请号：CN200710126879.4
申请日：2007-06-29
Applicant: 东京毅力科创株式会社
IPC: H01L21/311
Abstract: 本发明提供一种能够选择性地除去氮化膜的基板处理方法。在具有由SiO2构成的热氧化膜(51)和由SiN膜构成的氮化硅膜(52)的晶片(W)中，使将氧气等离子体化后的氧等离子体与氮化硅膜(52)接触，使氮化硅膜(52)变化为一氧化硅膜(54)，向该一氧化硅膜(54)供给HF气体，利用由HF气体生成的氢氟酸选择性地蚀刻一氧化硅膜(54)。
-
公开(公告)号：CN111527591B
公开(公告)日：2024-08-13
申请号：CN201880078824.7
申请日：2018-12-11
Applicant: 东京毅力科创株式会社 , 法国国立奥尔良大学
IPC: H01L21/3065
Abstract: 等离子体蚀刻方法包括如下工序：物理吸附工序，其边将形成有蚀刻对象膜的被处理体进行冷却，边使基于第1处理气体的吸附物物理吸附于蚀刻对象膜；和，蚀刻工序，其使吸附物与蚀刻对象膜通过第2处理气体的等离子体进行反应，从而对蚀刻对象膜进行蚀刻。
-
公开(公告)号：CN113539832A
公开(公告)日：2021-10-22
申请号：CN202110719702.5
申请日：2016-06-27
Applicant: 东京毅力科创株式会社
Inventor： 八田浩一
IPC: H01L21/336 , H01L29/78 , H01L29/51 , H01L21/768
Abstract: 本发明提供一种半导体装置的制造方法，具有：在具有由栅极覆盖呈鳍状隆起的源极和漏极的构造的晶体管上形成第一绝缘膜的工序；牺牲膜形成工序；形成具有所希望的图案的硬掩模膜的工序；在硬掩模膜之上形成切割掩模的工序；仅使用切割掩模作为蚀刻掩模来仅去除硬掩模膜的局部的工序；第一开口形成工序；在第一开口形成材料与第一绝缘膜不同的第二绝缘膜的工序；第二绝缘膜形成工序之后，通过去除牺牲膜，至少在将源极的局部与布线层电连接的位置或者将源极的局部漏极与布线层电连接的位置形成第二开口的工序；以及在第二开口形成接触插件的工序，所希望的图案是使形成接触插件的位置的硬掩模膜残存而形成的图案。
-
Patent Agency Ranking
公开(公告)号：CN101800161B
公开(公告)日：2013-08-21
申请号：CN201010103969.3
申请日：2010-01-26
Applicant: 东京毅力科创株式会社
CPC classification number: H01J37/32146 , H01J37/32091 , H01J37/32697
Abstract: 本发明提供一种等离子体蚀刻方法和等离子体蚀刻装置。该等离子体蚀刻方法，能够以形状性能良好且高蚀刻率对被蚀刻膜进行蚀刻从而形成高深宽比的孔。当通过等离子体蚀刻在蚀刻对象膜形成孔时，接通等离子体生成用高频电力施加单元，在处理容器内生成等离子体，并且交替反复以下第一条件和第二条件：第一条件，从直流电源对上部电极施加负的直流电压，第二条件，关断等离子体生成用高频电力施加单元使处理容器内的等离子体猝灭，并且从直流电源对上部电极施加负的直流电压，利用第一条件由等离子体中的正离子使蚀刻进行，利用第二条件生成负离子，由所述直流电压将负离子供向上述孔内，由此中和孔内的正电荷。
-
公开(公告)号：CN110034063B
公开(公告)日：2023-10-20
申请号：CN201811526091.7
申请日：2018-12-13
Applicant: 东京毅力科创株式会社 , 比利时微电子研究中心
IPC: H01L21/768
Abstract: 本发明提供一种半导体装置的制造方法。提供如下技术：在制造半导体装置时，在对作为层间绝缘膜的由SiOC膜形成的多孔质的低介电常数膜进行蚀刻时能够抑制低介电常数膜的损伤。对晶圆W进行以异氰酸酯和胺为原料、通过蒸镀聚合生成聚脲的成膜处理。由此在低介电常数膜(20)的孔部(21)内埋入聚脲。而且，先形成通孔的情况下，在低介电常数膜(20)形成通孔(201)后、且形成沟槽(202)前在通孔(201)内埋入保护用的填充物(100)。作为填充物(100)可列举出聚脲。先形成沟槽的情况下，形成沟槽(202)，形成通孔(201)后，去除沟槽(202)内的掩模时，通过低介电常数膜(20)的孔部内的聚脲的存在来保护低介电常数膜。
-
公开(公告)号：CN110383478B
公开(公告)日：2023-06-27
申请号：CN201880016477.5
申请日：2018-02-27
Applicant: 东京毅力科创株式会社
IPC: H10B43/50 , C23C18/16 , H01L21/28 , H01L21/288 , H01L21/336 , H01L21/768 , H01L23/522 , H01L29/788 , H01L29/792 , H10B41/30 , H10B41/50 , H10B43/30
Abstract: 包括以构成阶梯形状的方式对在绝缘层上形成有布线层的配对层进行层叠，向构成所述阶梯形状的台阶部分的露出的所述布线层的上表面供给催化剂溶液以选择性地进行催化剂处理的步骤；以及对进行了该催化剂处理的所述布线层的上表面进行无电解镀覆，使金属层选择性生长的步骤。
-
公开(公告)号：CN107644804B
公开(公告)日：2022-01-28
申请号：CN201710600407.1
申请日：2017-07-21
Applicant: 东京毅力科创株式会社
IPC: H01L21/02 , H01L21/311 , H01L21/67
Abstract: 本发明涉及半导体装置的制造方法、真空处理装置及基板处理装置。在对用于蚀刻形成于基板的被蚀刻膜的掩模进行了该蚀刻后，以简易的方法以抑制被蚀刻膜的损伤的方式去除。实施如下工序：向形成有被蚀刻膜(20)的基板(晶圆W)的表面供给聚合用的原料，形成由具有脲键的聚合物形成的掩模用膜(23)的工序；在前述掩模用膜(23)形成蚀刻用的图案(28)的工序；接着使用前述图案(28)利用处理气体对前述被蚀刻膜(20)进行蚀刻的工序，其后，对前述基板进行加热而将前述聚合物解聚，将前述掩模用膜(23)去除的工序。
-
公开(公告)号：CN102299068B
公开(公告)日：2014-07-23
申请号：CN201110176702.1
申请日：2011-06-22
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065 , C23F4/00 , H05H1/46
CPC classification number: H01L21/6719 , H01J37/32091 , H01J37/32146 , H01J37/32165 , H01L21/3065
Abstract: 本发明提供一种能够不会使用正离子进行的蚀刻效率下降地，有效利用负离子且提高整体蚀刻效率的基板处理方法。该基板处理方法的特征在于：分别作为脉冲波施加等离子体RF和偏置RF，并依次反复进行以下步骤：一并施加等离子体RF和偏置RF，用等离子体中的正离子对基板实施蚀刻处理的正离子蚀刻步骤(3b)；一并停止等离子体RF和偏置RF的施加，在处理室内产生负离子的负离子生成步骤(3c)；和停止等离子体RF的施加，施加偏置RF将负离子引入到基板的负离子引入步骤(3a)，其中，使偏置RF的占空比大于等离子体RF的占空比。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.027 seconds)
