低延时实时传输多码率位流数据的方法及其异步FIFO

    公开(公告)号:CN104038306A

    公开(公告)日:2014-09-10

    申请号:CN201310068006.8

    申请日:2013-03-05

    Abstract: 一种低延时实时传输多码率位流数据的方法及其异步FIFO,其中,所述方法包括在FIFO中定义用以表明1/4FIFO深度水平的第一深度标志、3/4FIFO深度水平的第二深度标志;获取位流数据在FIFO中的数据量,在数据量大于3/4深度水平时,以大于正常码速率的速度传输位流数据;在数据量小于1/4FIFO深度水平时,以小于正常码速率的速度传输位流数据;在数据量位于1/4FIFO深度水平与3/4FIFO深度水平之间时,以正常码速率传输位流数据。由于本发明定义1/4FIFO深度水平和3/4FIFO深度水平,这样,数据量大时,码速率大,数据量小时,码速率小,解决了跨时钟域传输位流数据存在延时的问题。

    一种提高实时视频采集EMIF接口速度的方法

    公开(公告)号:CN102938830A

    公开(公告)日:2013-02-20

    申请号:CN201110233873.3

    申请日:2011-08-16

    Abstract: 本发明提出一种提高实时视频采集EMIF接口速度的方法,本方法由核心处理器DM642、FPGA、CCD采集模块和三个SDRAM存储器件SDRAM1组成,外部存储器接口的信号引脚分别连接SDRAM1的引脚,CE0引脚连接SDRAM1的/CS引脚,FPGA输控制存储器信号引脚分别连接SDRAM2的输出中断信号引脚,CCD采集模块的行、场、点同步信号H、V、P及CCD数据引脚连接到FPGA。采用本发明通过FPGA交替选通DSP与两块SDRAM之间的数据总线实现图像数据的双缓存乒乓操作,并通过FPGA产生写控制信号将CCD数据直接写入两块SDRAM。完成了高清晰图像的实时采集任务,有效提高了EMIF总线数据交换速度。

    低延时实时传输多码率位流数据的方法及其异步FIFO

    公开(公告)号:CN104038306B

    公开(公告)日:2017-09-29

    申请号:CN201310068006.8

    申请日:2013-03-05

    Abstract: 一种低延时实时传输多码率位流数据的方法及其异步FIFO,其中,所述方法包括在FIFO中定义用以表明1/4FIFO深度水平的第一深度标志、3/4FIFO深度水平的第二深度标志;获取位流数据在FIFO中的数据量,在数据量大于3/4深度水平时,以大于正常码速率的速度传输位流数据;在数据量小于1/4FIFO深度水平时,以小于正常码速率的速度传输位流数据;在数据量位于1/4FIFO深度水平与3/4FIFO深度水平之间时,以正常码速率传输位流数据。由于本发明定义1/4FIFO深度水平和3/4FIFO深度水平,这样,数据量大时,码速率大,数据量小时,码速率小,解决了跨时钟域传输位流数据存在延时的问题。

    受限带宽下自适应码率航天器图像编码器

    公开(公告)号:CN115695814A

    公开(公告)日:2023-02-03

    申请号:CN202211186449.2

    申请日:2022-09-27

    Abstract: 本发明提供了一种受限带宽下自适应码率航天器图像编码器,该图像编码器用于:视频采集处理单元,用于空间环境下的光电转换及图像数据处理功能;图像压缩编码单元,用于将采集到的图像压缩转换后进行图像编码;图像数据传输管理单元,用于对图像压缩编码及数据传输按照预设的管理方法进行视频编码和传输。使用本发明,可以解决在空间环境下由于信道带宽的限制,导致无法实时传输多帧频大视场视频图像的问题。

    一种适用于太空复杂环境的快速全景拼接方法及装置

    公开(公告)号:CN111583117A

    公开(公告)日:2020-08-25

    申请号:CN202010390004.0

    申请日:2020-05-09

    Abstract: 本申请提供了一种适用于太空复杂环境的快速全景拼接技术,所述方法至少包括以下步骤:S101,进行相机的标定试验,提取有效视场拍摄的标定图像上的角点;S102,单目标定获取每个相机的内参数;S103,双目标定获取相邻相机之间的外参数;S104,球面逆投影成360°*180°视场的全景平面图像,选择其中一路相机作为基础参考坐标系,完成其他三路的图像坐标转换,实现同坐标系下图像像素点的索引;S105,渐入渐出算法消除拼接缝,大视差像素区进行平滑处理;S106,将全景图像对应四幅图像的像素点索引以及缝合区的融合系数制成供FPGA使用的LUT表。

    基于FPGA的自适应链路层差错控制方法及装置

    公开(公告)号:CN103684656A

    公开(公告)日:2014-03-26

    申请号:CN201210319849.6

    申请日:2012-09-03

    Abstract: 一种基于FPGA的自适应链路层差错控制方法及装置,所述基于FPGA的自适应链路层差错控制方法包括:对存入缓存的荷载数据的包头进行滑位找头,并以第一比特阈值进行包头容错,确认所述包头错误的比特数大于第二比特阈值时,置位该包头的错误标志位有效,且停止向空间飞行器发送码元;确认该错误标志位有效的包头存入所述缓存后,若所述缓存中的荷载字节数大于第一字节阈值,则下传该错误标志位有效的包头所属的荷载数据,否则清空所述缓存中的荷载数据。本发明的技术方案保证了载荷数据能被最大限度的下传,而又能自适应的进行差错控制。

Patent Agency Ranking