公开(公告)号：CN109863590A

公开(公告)日：2019-06-07

申请号：CN201680090274.1

申请日：2016-10-24

Applicant: 三菱电机株式会社

Inventor： 西泽弘一郎 ,  山本佳嗣 ,  宫胁胜巳 ,  渡边伸介 ,  志贺俊彦

IPC: H01L23/02 ,  H01L23/06

Abstract: 本发明的半导体装置的特征在于，具备：基板；发热部，其形成于基板之上；盖基板，其在基板的上方以在盖基板与基板之间具有中空部的方式形成；以及反射膜，其在发热部的上方对红外线进行反射。反射膜对由于发热部的温度上升而经由中空部向盖基板侧辐射的红外线进行反射，从而具有抑制盖基板侧的温度上升的作用。由于该作用，即使在模塑树脂存在于盖基板之上的情况下，也产生抑制模塑树脂的温度上升的效果。

公开(公告)号：CN103811337B

公开(公告)日：2017-07-14

申请号：CN201310558981.7

申请日：2013-11-12

Applicant: 三菱电机株式会社

Inventor： 仓桥健一郎 ,  加茂宣卓 ,  山本佳嗣

IPC: H01L21/335 ,  H01L21/28

CPC classification number: H01L21/28017 ,  H01L21/0272 ,  H01L21/0331 ,  H01L21/28581 ,  H01L21/31111 ,  H01L29/2003 ,  H01L29/401 ,  H01L29/42316 ,  H01L29/66431 ,  H01L29/778

Abstract: 本发明目的在于提供一种半导体装置的制造方法，能够利用简单的方法降低对基板的损伤并且能够使电极的宽度变短。在形成于基板（10）的半导体层（10a）上形成第一层（12），在该第一层上形成第二层（14），在该第二层的上方形成被构图后的掩模（16），对该第二层的未被该掩模覆盖的部分进行刻蚀，实施对该第一层进行湿法刻蚀而使该第一层的宽度比该掩模的宽度短的湿法刻蚀工序，在该湿法刻蚀工序之后，在该半导体层上形成绝缘层（20），将该第一层（12A）和该第二层（14A）除去，在该绝缘层形成开口（20A），在该半导体层的表面的从该开口露出的部分形成电极（22A）。该第一层（12）的在该湿法刻蚀工序中的刻蚀速度比该第二层（14）的在该湿法刻蚀工序中的刻蚀速度快。

公开(公告)号：CN109863590B

公开(公告)日：2023-11-17

申请号：CN201680090274.1

申请日：2016-10-24

Applicant: 三菱电机株式会社

Inventor： 西泽弘一郎 ,  山本佳嗣 ,  宫胁胜巳 ,  渡边伸介 ,  志贺俊彦

IPC: H01L23/02 ,  H01L23/06

Abstract: 本发明的半导体装置的特征在于，具备：基板；发热部，其形成于基板之上；盖基板，其在基板的上方以在盖基板与基板之间具有中空部的方式形成；以及反射膜，其在发热部的上方对红外线进行反射。反射膜对由于发热部的温度上升而经由中空部向盖基板侧辐射的红外线进行反射，从而具有抑制盖基板侧的温度上升的作用。由于该作用，即使在模塑树脂存在于盖基板之上的情况下，也产生抑制模塑树脂的温度上升的效果。

公开(公告)号：CN101958321A

公开(公告)日：2011-01-26

申请号：CN201010226934.9

申请日：2010-07-12

Applicant: 三菱电机株式会社

Inventor： 国井彻郎 ,  天清宗山 ,  山本佳嗣 ,  野上洋一

IPC: H01L27/088 ,  H01L27/04 ,  H01L29/06

CPC classification number: H01L29/4238 ,  H01L27/0207 ,  H01L27/0605 ,  H01L27/0629 ,  H01L27/088 ,  H01L29/0619 ,  H01L29/402 ,  H01L29/41758 ,  H01L29/812

Abstract: 本发明涉及半导体装置，其目的在于提供一种能够防止在绝缘区域中发生破坏的半导体装置。本发明的半导体装置的特征在于，具备：半导体衬底；掺杂区域，设置在所述半导体衬底的上表面侧；绝缘区域，在所述半导体衬底的上表面侧，通过离子注入而设置在所述掺杂区域的周围；栅极电极，设置在所述掺杂区域上；第一电极和第二电极，以夹着所述栅极电极的方式设置在所述掺杂区域上；第一焊盘，设置在所述绝缘区域上，连接于所述栅极电极；第二焊盘，在所述绝缘区域上以夹着所述掺杂区域与所述第一焊盘相向的方式设置，连接于所述第二电极；以及导体，在所述绝缘区域上，设置在所述第一电极和所述第二焊盘之间。

公开(公告)号：CN1229859C

公开(公告)日：2005-11-30

申请号：CN03110311.1

申请日：2003-04-04

Applicant: 三菱电机株式会社

Inventor： 山本佳嗣 ,  铃木敏 ,  服部亮

IPC: H01L21/66 ,  H01L29/737 ,  H01L21/331

CPC classification number: G01R31/2608

Abstract: 本发明公开了一种半导体晶体基片的评价方法，旨在提供一种可预测半导体晶体基片的电流放大率的初始变化的半导体晶体基片的评价方法。用于异质结双极型晶体管的含有集电极层、基极层与发射极层的半导体晶体基片的评价方法包括：制作含有和基极层相同组成的晶体层的评价用半导体晶体基片的步骤；在所述评价用半导体晶体基片上照射激励光，测量来自所述晶体层的光致发光的光强度在达到饱和之前随时间的变化的步骤；以及根据所述时间变化预测用所述半导体晶体基片制造异质结双极型晶体管时的电流放大率随时间的变化的步骤。

公开(公告)号：CN104641465A

公开(公告)日：2015-05-20

申请号：CN201380048748.2

申请日：2013-07-19

Applicant: 三菱电机株式会社

Inventor： 横山吉典 ,  远藤加寿代 ,  藤田淳 ,  曾田真之介 ,  西川和康 ,  野上洋一 ,  山本佳嗣 ,  井上晃

IPC: H01L23/02 ,  H01L23/06

CPC classification number: H01L21/52 ,  H01L21/50 ,  H01L21/561 ,  H01L21/78 ,  H01L23/10 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在基板(1)形成多个半导体元件(2)。在SOI基板(12)形成多个密封窗(8)和支撑多个密封窗(8)的支撑部(13)。通过加压部件(14)将SOI基板(12)压到基板(1)，经由配置在多个半导体元件(2)的周边的低熔点玻璃材料(7)使SOI基板(12)的多个密封窗(8)接合到基板(1)。从接合到基板(1)的多个密封窗(8)切断支撑部(13)。

公开(公告)号：CN103887249A

公开(公告)日：2014-06-25

申请号：CN201310700837.2

申请日：2013-12-19

Applicant: 三菱电机株式会社

Inventor： 野上洋一 ,  山本佳嗣 ,  横山吉典 ,  曾田真之介

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/291 ,  H01L21/56 ,  H01L23/3171 ,  H01L23/481 ,  H01L23/564 ,  H01L2224/18 ,  H01L2924/0002 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/00 ,  H01L2924/0001

Abstract: 本发明的目的在于得到一种能够确保优良的耐湿性和高的机械强度的半导体装置及其制造方法。在基板（1）的主表面上形成场效应晶体管（2）。接着，在基板（1）的主表面和场效应晶体管（2）上涂敷熔点为450℃以下的低熔点玻璃膜（5）。接着，一边利用绝缘性或半绝缘性的加压夹具（6）将低熔点玻璃膜（5）朝向基板（1）的主表面加压，一边对基板（1）进行加热处理而烧结低熔点玻璃膜（5）。在烧结了低熔点玻璃膜（5）之后，原样地保留加压夹具（6）。

公开(公告)号：CN1193182A

公开(公告)日：1998-09-16

申请号：CN97123122.2

申请日：1997-11-19

Applicant: 三菱电机株式会社

Inventor： 早藤纪生 ,  山本佳嗣

IPC: H01L21/20

CPC classification number: C30B1/023 ,  C30B29/40 ,  H01L21/02395 ,  H01L21/02463 ,  H01L21/02502 ,  H01L21/02513 ,  H01L21/02546 ,  H01L21/02631

Abstract: 本发明提供一种在GaAs基片上生长结晶缺陷少的GaInAs层或AeInAs层的高质量半导体的异质结构及其制造方法。利用在GaAs基片上由非晶状态进行单结晶而形成的缓冲层,封闭因晶格不匹配而产生的失配位错。

公开(公告)号：CN103811337A

公开(公告)日：2014-05-21

申请号：CN201310558981.7

申请日：2013-11-12

Applicant: 三菱电机株式会社

Inventor： 仓桥健一郎 ,  加茂宣卓 ,  山本佳嗣

IPC: H01L21/335 ,  H01L21/28

CPC classification number: H01L21/28017 ,  H01L21/0272 ,  H01L21/0331 ,  H01L21/28581 ,  H01L21/31111 ,  H01L29/2003 ,  H01L29/401 ,  H01L29/42316 ,  H01L29/66431 ,  H01L29/778 ,  H01L21/28264

Abstract: 本发明的目的在于提供一种半导体装置的制造方法，能够利用简单的方法降低对基板的损伤并且能够使电极的宽度变短。在形成于基板（10）的半导体层（10a）上形成第一层（12），在该第一层上形成第二层（14），在该第二层的上方形成被构图后的掩模（16），对该第二层的未被该掩模覆盖的部分进行刻蚀，实施对该第一层进行湿法刻蚀而使该第一层的宽度比该掩模的宽度短的湿法刻蚀工序，在该湿法刻蚀工序之后，在该半导体层上形成绝缘层（20），将该第一层（12A）和该第二层（14A）除去，在该绝缘层形成开口（20A），在该半导体层的表面的从该开口露出的部分形成电极（22A）。该第一层（12）的在该湿法刻蚀工序中的刻蚀速度比该第二层（14）的在该湿法刻蚀工序中的刻蚀速度快。

公开(公告)号：CN103681522A

公开(公告)日：2014-03-26

申请号：CN201310423624.X

申请日：2013-09-17

Applicant: 三菱电机株式会社

Inventor： 野上洋一 ,  山本佳嗣 ,  井上晃 ,  横山吉典 ,  藤田淳 ,  远藤加寿代 ,  曾田真之介 ,  西川和康

IPC: H01L23/08

CPC classification number: H01L23/564 ,  H01L23/04 ,  H01L23/06 ,  H01L23/10 ,  H01L23/60 ,  H01L23/66 ,  H01L29/78 ,  H01L2223/6644 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体装置。半导体元件(2)设在衬底(1)上。栅极布线(6)以及源极布线(7)配置于衬底(1)上，分别与半导体元件(2)的栅极电极(3)以及源极电极(4)电连接。窗框部(13)配置于衬底(1)上，包围半导体元件(2)，与栅极布线(6)以及源极布线(7)相接。密封窗(14)接合于窗框部(13)，密封半导体元件(2)。窗框部(13)是具有薄膜电阻为106～1010Ω/□的低熔点玻璃。从而获得能够确保耐湿性、防止高频特性的恶化、提高静电耐量而不增加成本的半导体装置。