公开(公告)号：CN101276814A

公开(公告)日：2008-10-01

申请号：CN200710185780.1

申请日：2007-12-21

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 相马充 ,  畑博嗣 ,  天辰芳正

IPC: H01L27/06 ,  H01L21/822 ,  H01L21/76

Abstract: 一种半导体装置及其制造方法。由于在现有的半导体装置中构成分离区域的P型埋置扩散层的横方向扩散宽度会扩宽等，存在难于使分离区域的形成区域变窄这样的问题。在本发明的半导体装置中，在P型单晶硅衬底(6)上形成外延层(7)。在衬底6及外延层(7)中形成分离区域(1、2、3)，划分成多个元件形成区域。连结P型埋置扩散层(8、9)及P型扩散层(10)，形成分离区域(1)。然后，通过在P型埋置扩散层(8)和P型扩散层(10)之间配置P型埋置扩散层(9)，从而使P型埋置扩散层(8)的横方向扩散宽度W1变窄。利用此结构，可使分离区域(1)的形成区域变窄。

公开(公告)号：CN100585857C

公开(公告)日：2010-01-27

申请号：CN200610164045.8

申请日：2006-12-06

Applicant: 三洋电机株式会社

Inventor： 相马充 ,  畑博嗣 ,  赤石实

IPC: H01L27/06 ,  H01L29/73 ,  H01L21/822 ,  H01L21/331

CPC classification number: H01L29/7833 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/66272 ,  H01L29/7322

Abstract: 本发明提供一种半导体装置及其制造方法。在以往的半导体装置中，存在由于构成分离区的P型埋入扩散层的横向扩散宽度变宽，而难以得到所希望的耐压特性的问题。在本发明的半导体装置中，在P型单晶硅基板(6)上形成两层外延层(7)、(8)，外延层(8)与外延层(7)相比是高杂质浓度。外延层(7)、(8)由分离区(3)、(4)、(5)划分成多个元件形成区域，在一个元件形成区域上形成有NPN晶体管(1)。并且，在作为NPN晶体管(1)的基区而使用的P型扩散层(12)与P型分离区(3)之间形成有N型扩散层(14)。根据该结构，基区-分离区之间难以产生短路，可以提高NPN晶体管(1)的耐压特性。

公开(公告)号：CN100474614C

公开(公告)日：2009-04-01

申请号：CN200610165955.8

申请日：2006-12-11

Applicant: 三洋电机株式会社

Inventor： 相马充 ,  畑博嗣 ,  赤石实

IPC: H01L29/73 ,  H01L27/092 ,  H01L21/331 ,  H01L21/8238

CPC classification number: H01L21/8249 ,  H01L27/0623 ,  H01L29/1004 ,  H01L29/66272 ,  H01L29/7322

Abstract: 本发明涉及一种半导体装置。本发明所要解决的课题是在现有半导体装置中由构成分离区域的P型埋入扩散层横向扩散宽度扩展等而引起的难于得到所希望的耐压特性的问题。解决课题的手段是，本发明的半导体装置在P型单晶硅衬底(6)上形成外延层(7)。在外延层(7)上形成分离区域(3)、(4)、(5)而划分成多个元件形成区域。在元件形成区域之一中，形成NPN晶体管(1)。且在作为NPN晶体管(1)的基极区域使用的P型扩散层(10)与P型分离区域(3)之间形成N型扩散层(12)。根据该结构能使基极区域-分离区域之间难于短路而提高NPN晶体管(1)的耐压特性。

公开(公告)号：CN101276814B

公开(公告)日：2011-01-19

申请号：CN200710185780.1

申请日：2007-12-21

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 相马充 ,  畑博嗣 ,  天辰芳正

IPC: H01L27/06 ,  H01L21/822 ,  H01L21/76

Abstract: 一种半导体装置及其制造方法。由于在现有的半导体装置中构成分离区域的P型埋置扩散层的横方向扩散宽度会扩宽等，存在难于使分离区域的形成区域变窄这样的问题。在本发明的半导体装置中，在P型单晶硅衬底(6)上形成外延层(7)。在衬底6及外延层(7)中形成分离区域(1、2、3)，划分成多个元件形成区域。连结P型埋置扩散层(8、9)及P型扩散层(10)，形成分离区域(1)。然后，通过在P型埋置扩散层(8)和P型扩散层(10)之间配置P型埋置扩散层(9)，从而使P型埋置扩散层(8)的横方向扩散宽度W1变窄。利用此结构，可使分离区域(1)的形成区域变窄。

公开(公告)号：CN1996615A

公开(公告)日：2007-07-11

申请号：CN200610163632.5

申请日：2006-12-01

Applicant: 三洋电机株式会社

Inventor： 相马充 ,  畑博嗣 ,  赤石实

IPC: H01L29/73 ,  H01L21/331 ,  H01L27/06 ,  H01L21/822 ,  H01L21/768

CPC classification number: H01L29/7322 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/0821 ,  H01L29/7833

Abstract: 本发明涉及一种半导体装置及其制造方法。在现有的半导体装置中，存在构成分离区域的P型埋入扩散层的横向扩散宽度宽，而难以缩小装置尺寸的问题。本发明的半导体装置中，在P型单晶硅基板(6)上形成两层外延层(7)、(8)。在外延层(7)、(8)上，形成有构成分离区域(3)、(4)、(5)的P型埋入扩散层(43)、(44)、(45)及P型扩散层(46)、(47)、(48)。此时，P型埋入扩散层(43)、(44)、(45)自第一层外延层(7)的表面扩散而形成。通过该结构，P型埋入扩散层(43)、(44)、(45)的横向扩散宽度W1、W2、W3变窄，从而能够缩小NPN晶体管(1)的装置尺寸。

公开(公告)号：CN101304029B

公开(公告)日：2011-01-19

申请号：CN200810127733.6

申请日：2008-02-05

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 相马充 ,  畑博嗣 ,  天辰芳正

IPC: H01L27/04 ,  H01L27/06 ,  H01L21/822 ,  H01L21/8249 ,  H01L21/76

Abstract: 本发明涉及一种半导体装置及其制造方法。在现有的半导体装置中，由于构成ISO的P型埋入层的横向扩散宽度扩展等，存在ISO的形成区域难以变窄这样的问题。在本发明的半导体装置中，在P型基板(6)上形成2层的EPI(7)、(8)。在基板(6)及EPI(7)、(8)中形成ISO(1)、(2)、(3)，划分为多个岛。ISO(1)连结L-ISO(9)、M-ISO(10)及U-ISO(11)而形成。在L-ISO(9)和U-ISO(11)之间配置M-ISO(10)，使L-ISO(9)的横向扩散宽度(W1)变窄。通过该结构，使ISO(1)的形成区域变窄。

公开(公告)号：CN101304029A

公开(公告)日：2008-11-12

申请号：CN200810127733.6

申请日：2008-02-05

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 相马充 ,  畑博嗣 ,  天辰芳正

IPC: H01L27/04 ,  H01L27/06 ,  H01L21/822 ,  H01L21/8249 ,  H01L21/76

Abstract: 本发明涉及一种半导体装置及其制造方法。在现有的半导体装置中，由于构成ISO的P型埋入层的横向扩散宽度扩展等，存在ISO的形成区域难以变窄这样的问题。在本发明的半导体装置中，在P型基板(6)上形成2层的EPI(7)、(8)。在基板(6)及EPI(7)、(8)中形成ISO(1)、(2)、(3)，划分为多个岛。ISO(1)连结L－ISO(9)、M－ISO(10)及U－ISO(11)而形成。在L－ISO(9)和U－ISO(11)之间配置M－ISO(10)，使L－ISO(9)的横向扩散宽度(W1)变窄。通过该结构，使ISO(1)的形成区域变窄。

公开(公告)号：CN1983596A

公开(公告)日：2007-06-20

申请号：CN200610164045.8

申请日：2006-12-06

Applicant: 三洋电机株式会社

Inventor： 相马充 ,  畑博嗣 ,  赤石实

IPC: H01L27/06 ,  H01L29/73 ,  H01L21/822 ,  H01L21/331

CPC classification number: H01L29/7833 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/66272 ,  H01L29/7322

Abstract: 本发明提供一种半导体装置及其制造方法。在以往的半导体装置中，存在由于构成分离区的P型埋入扩散层的横向扩散宽度变宽，而难以得到所希望的耐压特性的问题。在本发明的半导体装置中，在P型单晶硅基板(6)上形成两层外延层(7)、(8)，外延层(8)与外延层(7)相比是高杂质浓度。外延层(7)、(8)由分离区(3)、(4)、(5)划分成多个元件形成区域，在一个元件形成区域上形成有NPN晶体管(1)。并且，在作为NPN晶体管(1)的基区而使用的P型扩散层(12)与P型分离区(3)之间形成有N型扩散层(14)。根据该结构，基区－分离区之间难以产生短路，可以提高NPN晶体管(1)的耐压特性。

公开(公告)号：CN1979890A

公开(公告)日：2007-06-13

申请号：CN200610165955.8

申请日：2006-12-11

Applicant: 三洋电机株式会社

Inventor： 相马充 ,  畑博嗣 ,  赤石实

IPC: H01L29/73 ,  H01L27/092 ,  H01L21/331 ,  H01L21/8238

CPC classification number: H01L21/8249 ,  H01L27/0623 ,  H01L29/1004 ,  H01L29/66272 ,  H01L29/7322

Abstract: 本发明涉及一种半导体装置。本发明所要解决的课题是在现有半导体装置中由构成分离区域的P型埋入扩散层横向扩散宽度扩展等而引起的难于得到所希望的耐压特性的问题。解决课题的手段是，本发明的半导体装置在P型单晶硅衬底(6)上形成外延层(7)。在外延层(7)上形成分离区域(3)、(4)、(5)而划分成多个元件形成区域。在元件形成区域之一中，形成NPN晶体管(1)。且在作为NPN晶体管(1)的基极区域使用的P型扩散层(10)与P型分离区域(3)之间形成N型扩散层(12)。根据该结构能使基极区域－分离区域之间难于短路而提高NPN晶体管(1)的耐压特性。