-
公开(公告)号：CN100524773C
公开(公告)日：2009-08-05
申请号：CN200710109088.0
申请日：2004-03-25
Applicant: 三洋电机株式会社
CPC classification number: H01L28/65 , H01L27/11502 , H01L27/11507 , H01L28/57
Abstract: 本发明提供了一种存储器的制造方法，通过这种方法可以提高从存储单元读取信号的强度。这种存储器的制造方法包括以下工序：通过对形成于第1电极膜上的存储材料膜的一部分进行规定厚度的蚀刻，形成存储部和被蚀刻的薄膜部的工序；以至少覆盖存储材料膜的薄膜部的方式形成绝缘膜的工序；在绝缘膜上的规定区域形成蚀刻掩膜之后，使其作为蚀刻掩膜，通过对绝缘膜与存储材料膜的薄膜部进行蚀刻来将绝缘膜与存储材料膜的薄膜部图形化的工序。
-
公开(公告)号：CN1571067A
公开(公告)日：2005-01-26
申请号：CN200410003104.4
申请日：2004-02-04
Applicant: 三洋电机株式会社
Inventor： 松下重治
IPC: G11C11/22
Abstract: 本发明提供一种通过提高读出容限而能够抑制数据的误读出等发生的铁电体存储器，该铁电体存储器设置有：向所述第一电极施加读出电压VR的电路，和在与所述铁电体膜的电容量值Cf0及Cf1的差异相对应的第二电极的电位差为VS以上的情况下，能够检测出所述铁电体膜的电容量值Cf0及Cf1的差异的检测电路。而且，所述第二电极的电容量值C2，按满足下式而设定：Cf0＜C2≤1/2×{(Cf1－Cf0)VR/VS－(Cf1+Cf0)}。
-
公开(公告)号：CN1536648A
公开(公告)日：2004-10-13
申请号：CN200410008536.4
申请日：2004-03-25
Applicant: 三洋电机株式会社
CPC classification number: H01L28/65 , H01L27/11502 , H01L27/11507 , H01L28/57
Abstract: 本发明提供了一种存储器的制造方法，通过这种方法可以提高从存储单元读取信号的强度。这种存储器的制造方法包括以下工序：通过对形成于第1电极膜上的存储材料膜的一部分进行规定厚度的蚀刻，形成存储部和被蚀刻的薄膜部的工序；以至少覆盖存储材料膜的薄膜部的方式形成绝缘膜的工序；在绝缘膜上的规定区域形成蚀刻掩膜之后，使其作为蚀刻掩膜，通过对绝缘膜与存储材料膜的薄膜部进行蚀刻来将绝缘膜与存储材料膜的薄膜部图形化的工序。
-
公开(公告)号：CN101093836A
公开(公告)日：2007-12-26
申请号：CN200710109088.0
申请日：2004-03-25
Applicant: 三洋电机株式会社
CPC classification number: H01L28/65 , H01L27/11502 , H01L27/11507 , H01L28/57
Abstract: 本发明提供了一种存储器的制造方法，通过这种方法可以提高从存储单元读取信号的强度。这种存储器的制造方法包括以下工序：通过对形成于第1电极膜上的存储材料膜的一部分进行规定厚度的蚀刻，形成存储部和被蚀刻的薄膜部的工序；以至少覆盖存储材料膜的薄膜部的方式形成绝缘膜的工序；在绝缘膜上的规定区域形成蚀刻掩膜之后，使其作为蚀刻掩膜，通过对绝缘膜与存储材料膜的薄膜部进行蚀刻来将绝缘膜与存储材料膜的薄膜部图形化的工序。
-
-
Patent Agency Ranking
公开(公告)号：CN1604231A
公开(公告)日：2005-04-06
申请号：CN200410085731.7
申请日：2004-09-30
Applicant: 三洋电机株式会社
IPC: G11C11/22 , H01L27/105
CPC classification number: G11C11/22
Abstract: 提供能抑制未选择存储单元的数据消失的干扰现象的存储器。该存储器具有由包含位线、配置为与位线交叉的字线、连接在位线和字线之间的存储单元的存储单元阵列，由于对选择的存储单元访问，在任意的存储单元中发生残留极化量的恶化后，对全部存储单元进行用于恢复到写入动作后的残留极化量或外加1次在访问时未选择的存储器上作用的电压的残留极化量的恢复动作。
-
公开(公告)号：CN1445784A
公开(公告)日：2003-10-01
申请号：CN03121676.5
申请日：2003-03-14
Applicant: 三洋电机株式会社
IPC: G11C11/36
CPC classification number: G11C11/22
Abstract: 提供可提高非选择的存储器单元中的抗干扰性的强感应体存储器。这种强感应体存储器，包括位线，与前述位线垂直配置的字线，以及配置在前述位线及前述字线间、包含强感应体电容器及与前述强感应体电容器串联连接的二极管的存储器单元。这样，在数据写入或读出时，如在非选择单元施加二极管中几乎无电流流动的范围的电压，在强感应体电容器上几乎没有电压。
-
公开(公告)号：CN1941176B
公开(公告)日：2010-05-19
申请号：CN200610154091.X
申请日：2006-09-22
Applicant: 三洋电机株式会社
IPC: G11C11/22
CPC classification number: G11C11/22
Abstract: 本发明提供一种存储器，包括：第一次数检测部，其检测出对多个存储器单元块的每一个的访问次数；比较电路，其将由第一次数检测部检测出的对多个存储器单元块的每一个的访问次数进行比较；和更新部，其按照如下方式进行控制，即：基于从比较电路输出的比较数据来选择多个存储器单元块中的规定的存储器单元块，并且，对所选择的存储器单元块中包含的存储器单元优先进行重新写入。
-
公开(公告)号：CN100461294C
公开(公告)日：2009-02-11
申请号：CN200410003104.4
申请日：2004-02-04
Applicant: 三洋电机株式会社
Inventor： 松下重治
IPC: G11C11/22
Abstract: 本发明提供一种通过提高读出容限而能够抑制数据的误读出等发生的铁电体存储器，该铁电体存储器设置有：向所述第一电极施加读出电压VR的电路，和在与所述铁电体膜的电容量值Cf0及Cf1的差异相对应的第二电极的电位差为VS以上的情况下，能够检测出所述铁电体膜的电容量值Cf0及Cf1的差异的检测电路。而且，所述第二电极的电容量值C2，按满足下式而设定：Cf0＜C2≤1/2×{(Cf1-Cf0)VR/VS-(Cf1+Cf0)}。
-
公开(公告)号：CN100426417C
公开(公告)日：2008-10-15
申请号：CN02814416.3
申请日：2002-07-12
Applicant: 三洋电机株式会社
CPC classification number: H01L27/0207 , G11C11/005 , H01L27/105 , H01L27/1052 , H01L27/11 , H01L27/1116 , H01L27/112 , H01L27/11286 , H01L27/115 , H01L27/11502 , H01L27/11509 , H01L27/228 , H01L27/24
Abstract: 提供一种含有能够达到更为小型化(薄型化)和高速化的不同种类的存储器的半导体存储装置。这种半导体存储装置具有：包含位线、与位线交叉配置的字线、配置在位线与字线间的存储元件(43)的第一存储器；与第一存储器种类不同的第二存储器(13)。而且，第一存储器和第二存储器在半导体基板(31)上形成。这样，若第一存储器和第二存储器层叠形成于半导体基板(31)上，则高度方向的厚度上会变小，从而能实现更好的小型化(薄型化)。再有，第一存储器和第二存储器的连接无需使用寄生电容较大的导线和焊料等，因此，能够实现第一存储器和第二存储器间高速的数据传递。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.024 seconds)
