-
-
公开(公告)号：CN108630275B
公开(公告)日：2023-10-13
申请号：CN201711419411.4
申请日：2017-12-25
Applicant: 三星电子株式会社
Abstract: 本发明提供一种非易失性存储器装置及其编程方法。提供一种执行多个编程循环的非易失性存储器装置的编程方法。所述多个编程循环中的至少一个编程循环包括：在第一间隔和第二间隔期间将选择的单元串的通道划分为第一侧通道和第二侧通道；在第一间隔期间，通过施加第一电平的串选择线电压来使选择的单元串的串选择晶体管截止，并升高第一侧通道的第一电压和第二侧通道的第二电压；在第二间隔期间，通过施加与第一电平不同的第二电平的串选择线电压来使串选择晶体管导通，并对与第一侧通道或第二侧通道对应的选择的存储器单元执行热载流子注入(HCI)编程操作。
-
公开(公告)号：CN111326521B
公开(公告)日：2023-08-01
申请号：CN201910874966.0
申请日：2019-09-17
Applicant: 三星电子株式会社
Abstract: 一种三维(3D)半导体存储器件包括：衬底，包括单元阵列区域、连接区域和在单元阵列区域与连接区域之间的块选择区域；堆叠结构，包括垂直地堆叠在衬底上的水平层，每个水平层包括电极部分和连接部分，电极部分在单元阵列区域和块选择区域上在第一方向上延伸，连接部分设置在连接区域上以在垂直于第一方向的第二方向上连接电极部分；以及块选择栅电极，在块选择区域上与水平层的电极部分的侧壁交叉。每个电极部分包括在单元阵列区域上具有第一导电类型的第一半导体区域，并且包括在块选择区域上具有与第一导电类型不同的第二导电类型的沟道掺杂区域。
-
公开(公告)号：CN109119115A
公开(公告)日：2019-01-01
申请号：CN201810461051.2
申请日：2018-05-15
Applicant: 三星电子株式会社
CPC classification number: G11C16/12 , G11C11/5671 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C2211/562 , G11C2211/5621 , G11C16/30
Abstract: 一种存储器件，包括：存储单元阵列，包括第一开关单元、第二开关单元和多个存储单元，所述多个存储单元设置在所述第一开关单元和所述第二开关单元之间并连接到多个字线；和控制电路，被配置为通过将编程电压提供给所述多个字线之中的第一字线，将开关电压提供给所述多个字线之中的第二字线以及将通过电压提供给所述多个字线之中的剩余字线来执行编程操作。其中所述控制电路被配置为在所述编程操作的第一部分中关断所述第一开关单元和所述第二开关单元，并且被配置为在比第一部分稍后的编程操作的第二部分中导通所述第一开关单元并增加所述开关电压。
-
公开(公告)号：CN118139416A
公开(公告)日：2024-06-04
申请号：CN202311603921.2
申请日：2023-11-28
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器装置和一种电子系统。该半导体存储器装置包括：衬底；模制结构，其包括按照台阶形状堆叠的栅电极以及模制绝缘层；沟道结构，其在衬底上，与栅电极交叉并且穿过模制结构；单元接触件，其连接至栅电极；第一层间绝缘层，其在模制结构上并且覆盖沟道结构和单元接触件；第一金属图案，其连接至沟道结构，第一金属图案的上表面与第一层间绝缘层的上表面共面；第二金属图案，其连接至单元接触件，第二金属图案的上表面与第一金属图案的上表面共面；第一阻挡层，其沿着第一层间绝缘层的上表面、第一金属图案和第二金属图案延伸；以及第一虚设穿通件，其穿过第一阻挡层。
-
Patent Agency Ranking
公开(公告)号：CN118139415A
公开(公告)日：2024-06-04
申请号：CN202311601446.5
申请日：2023-11-28
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器装置，包括：衬底，其包括单元阵列区域和延伸区域；模制结构，其包括顺序地堆叠在衬底的单元阵列区域上并且以阶梯形状堆叠在衬底的延伸区域上的多个栅电极、以及与多个栅电极交替地堆叠的多个模制绝缘膜；多个沟道结构，其位于衬底的单元阵列区域上，其中，多个沟道结构中的每一个延伸穿过模制结构并且与多个栅电极交叉；多个单元接触件，其位于衬底的延伸区域上并且分别连接到多个栅电极；第一层间绝缘膜，其位于模制结构上，以便覆盖多个沟道结构和多个单元接触件。
-
-
公开(公告)号：CN108630275A
公开(公告)日：2018-10-09
申请号：CN201711419411.4
申请日：2017-12-25
Applicant: 三星电子株式会社
Abstract: 本发明提供一种非易失性存储器装置及其编程方法。提供一种执行多个编程循环的非易失性存储器装置的编程方法。所述多个编程循环中的至少一个编程循环包括：在第一间隔和第二间隔期间将选择的单元串的通道划分为第一侧通道和第二侧通道；在第一间隔期间，通过施加第一电平的串选择线电压来使选择的单元串的串选择晶体管截止，并升高第一侧通道的第一电压和第二侧通道的第二电压；在第二间隔期间，通过施加与第一电平不同的第二电平的串选择线电压来使串选择晶体管导通，并对与第一侧通道或第二侧通道对应的选择的存储器单元执行热载流子注入(HCI)编程操作。
-
公开(公告)号：CN109119115B
公开(公告)日：2023-08-15
申请号：CN201810461051.2
申请日：2018-05-15
Applicant: 三星电子株式会社
Abstract: 一种存储器件，包括：存储单元阵列，包括第一开关单元、第二开关单元和多个存储单元，所述多个存储单元设置在所述第一开关单元和所述第二开关单元之间并连接到多个字线；和控制电路，被配置为通过将编程电压提供给所述多个字线之中的第一字线，将开关电压提供给所述多个字线之中的第二字线以及将通过电压提供给所述多个字线之中的剩余字线来执行编程操作。其中所述控制电路被配置为在所述编程操作的第一部分中关断所述第一开关单元和所述第二开关单元，并且被配置为在比第一部分稍后的编程操作的第二部分中导通所述第一开关单元并增加所述开关电压。
-
公开(公告)号：CN111326521A
公开(公告)日：2020-06-23
申请号：CN201910874966.0
申请日：2019-09-17
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/1157 , H01L27/11582
Abstract: 一种三维(3D)半导体存储器件包括：衬底，包括单元阵列区域、连接区域和在单元阵列区域与连接区域之间的块选择区域；堆叠结构，包括垂直地堆叠在衬底上的水平层，每个水平层包括电极部分和连接部分，电极部分在单元阵列区域和块选择区域上在第一方向上延伸，连接部分设置在连接区域上以在垂直于第一方向的第二方向上连接电极部分；以及块选择栅电极，在块选择区域上与水平层的电极部分的侧壁交叉。每个电极部分包括在单元阵列区域上具有第一导电类型的第一半导体区域，并且包括在块选择区域上具有与第一导电类型不同的第二导电类型的沟道掺杂区域。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.018 seconds)
