公开(公告)号：CN107611125B

公开(公告)日：2021-02-09

申请号：CN201710811782.0

申请日：2014-08-27

Applicant: 三星电子株式会社

Inventor： 朴钟国 ,  金泓秀 ,  张源哲

IPC: H01L27/105 ,  H01L23/485

Abstract: 本发明提供了一种半导体器件及其制造方法。半导体器件包括具有由器件隔离层限定的有源区的基板。栅电极沿第一方向在有源区之上延伸，多个互连沿垂直于第一方向的第二方向在字线之上延伸。接触垫设置在栅电极和多个互连之间并与栅电极和多个互连间隔开，当从平面图看时，该接触垫在第一方向上延伸以交叠多个互连和有源区。下接触插塞将接触垫电连接到有源区。上接触插塞将接触垫电连接到多个互连之一。

公开(公告)号：CN110190056B

公开(公告)日：2023-11-10

申请号：CN201811541111.8

申请日：2018-12-17

Applicant: 三星电子株式会社

Inventor： 田昌勋 ,  申有哲 ,  林浚熙 ,  白圣权 ,  李赞镐 ,  张源哲 ,  黄善劲

IPC: H10B12/00 ,  H10B43/30

Abstract: 一种半导体器件包括具有易失性存储区和非易失性存储区的基板。易失性存储区包括设置在基板中的单元电容器和连接到单元电容器的单元晶体管。非易失性存储区包括设置在基板上的多个非易失性存储单元。易失性存储区和非易失性存储区被并排设置。

公开(公告)号：CN107623006B

公开(公告)日：2022-02-18

申请号：CN201710429963.7

申请日：2017-06-08

Applicant: 三星电子株式会社

Inventor： 孙荣晥 ,  张源哲 ,  殷东锡 ,  张在薰

IPC: H01L27/11551 ,  H01L27/11578

Abstract: 公开了一种存储器器件。该存储器器件包括：栅极结构，包括在衬底的上表面上堆叠的多个栅电极层；多个垂直孔，沿与所述衬底的上表面垂直的方向延伸以穿过所述栅极结构；以及分别在所述多个垂直孔中的多个垂直结构，所述多个垂直结构中的每一个垂直结构包括嵌入式绝缘层以及多个彼此分离的沟道层，所述多个沟道层位于所述嵌入式绝缘层的外部。

公开(公告)号：CN107623006A

公开(公告)日：2018-01-23

申请号：CN201710429963.7

申请日：2017-06-08

Applicant: 三星电子株式会社

Inventor： 孙荣晥 ,  张源哲 ,  殷东锡 ,  张在薰

IPC: H01L27/11551 ,  H01L27/11578

CPC classification number: H01L27/11582 ,  H01L23/5283 ,  H01L27/11519 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 公开了一种存储器器件。该存储器器件包括：栅极结构，包括在衬底的上表面上堆叠的多个栅电极层；多个垂直孔，沿与所述衬底的上表面垂直的方向延伸以穿过所述栅极结构；以及分别在所述多个垂直孔中的多个垂直结构，所述多个垂直结构中的每一个垂直结构包括嵌入式绝缘层以及多个彼此分离的沟道层，所述多个沟道层位于所述嵌入式绝缘层的外部。

公开(公告)号：CN104425509B

公开(公告)日：2019-05-14

申请号：CN201410428686.4

申请日：2014-08-27

Applicant: 三星电子株式会社

Inventor： 朴钟国 ,  金泓秀 ,  张源哲

IPC: H01L27/11521

Abstract: 本发明提供了一种半导体器件及其制造方法。半导体器件包括具有由器件隔离层限定的有源区的基板。栅电极沿第一方向在有源区之上延伸，多个互连沿垂直于第一方向的第二方向在字线之上延伸。接触垫设置在栅电极和多个互连之间并与栅电极和多个互连间隔开，当从平面图看时，该接触垫在第一方向上延伸以交叠多个互连和有源区。下接触插塞将接触垫电连接到有源区。上接触插塞将接触垫电连接到多个互连之一。

公开(公告)号：CN107611125A

公开(公告)日：2018-01-19

申请号：CN201710811782.0

申请日：2014-08-27

Applicant: 三星电子株式会社

Inventor： 朴钟国 ,  金泓秀 ,  张源哲

IPC: H01L27/105 ,  H01L23/485

Abstract: 本发明提供了一种半导体器件及其制造方法。半导体器件包括具有由器件隔离层限定的有源区的基板。栅电极沿第一方向在有源区之上延伸，多个互连沿垂直于第一方向的第二方向在字线之上延伸。接触垫设置在栅电极和多个互连之间并与栅电极和多个互连间隔开，当从平面图看时，该接触垫在第一方向上延伸以交叠多个互连和有源区。下接触插塞将接触垫电连接到有源区。上接触插塞将接触垫电连接到多个互连之一。

公开(公告)号：CN104425509A

公开(公告)日：2015-03-18

申请号：CN201410428686.4

申请日：2014-08-27

Applicant: 三星电子株式会社

Inventor： 朴钟国 ,  金泓秀 ,  张源哲

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/105 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件及其制造方法。半导体器件包括具有由器件隔离层限定的有源区的基板。栅电极沿第一方向在有源区之上延伸，多个互连沿垂直于第一方向的第二方向在字线之上延伸。接触垫设置在栅电极和多个互连之间并与栅电极和多个互连间隔开，当从平面图看时，该接触垫在第一方向上延伸以交叠多个互连和有源区。下接触插塞将接触垫电连接到有源区。上接触插塞将接触垫电连接到多个互连之一。

公开(公告)号：CN110190056A

公开(公告)日：2019-08-30

申请号：CN201811541111.8

申请日：2018-12-17

Applicant: 三星电子株式会社

Inventor： 田昌勋 ,  申有哲 ,  林浚熙 ,  白圣权 ,  李赞镐 ,  张源哲 ,  黄善劲

IPC: H01L27/105

Abstract: 一种半导体器件包括具有易失性存储区和非易失性存储区的基板。易失性存储区包括设置在基板中的单元电容器和连接到单元电容器的单元晶体管。非易失性存储区包括设置在基板上的多个非易失性存储单元。易失性存储区和非易失性存储区被并排设置。