公开(公告)号：CN108461475A

公开(公告)日：2018-08-28

申请号：CN201810270157.4

申请日：2013-08-22

Applicant: 三星电子株式会社

Inventor： 殷东锡 ,  李宁浩 ,  李俊熙 ,  李锡元 ,  申有哲

IPC: H01L23/498 ,  H01L23/522 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/24 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/441 ,  H01L21/768

CPC classification number: H01L23/498 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/441 ,  H01L21/76805 ,  H01L21/76877 ,  H01L23/49844 ,  H01L23/5226 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/2481 ,  H01L2924/0002 ,  H01L2924/0001 ,  H01L2924/00

Abstract: 提供了一种三维半导体装置。所述装置可以包括顺序地堆叠在基板上以构成电极结构的电极。每个电极可以包括：连接部，从位于其上的一个电极的侧壁向外水平地突出；对齐部，具有与位于其上或其下的一个电极的侧壁共面的侧壁。这里，电极中的设置成彼此竖直邻近的至少两个电极可以以这样的方式设置，即，所述至少两个电极的对齐部具有基本对齐成彼此共面的侧壁。

公开(公告)号：CN1302088A

公开(公告)日：2001-07-04

申请号：CN00135548.1

申请日：2000-12-18

Applicant: 三星电子株式会社

Inventor： 金坰显 ,  洪昌基 ,  郑佑仁 ,  金凡洙 ,  申有哲 ,  朴奎灿

IPC: H01L29/78 ,  H01L27/10 ,  H01L21/336

CPC classification number: H01L21/823462 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11541

Abstract: 一种具有多栅绝缘层的半导体器件及其制造方法。该半导体器件包括设置于半导体衬底预定区域的隔离区。隔离区限定至少一个第一有源区和至少一个第二有源区。用第一栅绝缘层覆盖第一有源区,用薄于第一栅绝缘层的第二栅绝缘层覆盖第二有源区。用最好覆盖第一和第二栅绝缘层的整个侧壁的隔离层填充隔离区。

公开(公告)号：CN107464816B

公开(公告)日：2020-07-07

申请号：CN201710176184.0

申请日：2017-03-22

Applicant: 三星电子株式会社

Inventor： 申有哲 ,  金泰勋

IPC: H01L27/11582 ,  H01L27/11556

Abstract: 在一个实施例中，半导体器件包括具有杂质区的衬底，并且衬底和杂质区具有不同的杂质特性。半导体器件还包括：在衬底上交替的第一层间绝缘层和栅电极层的堆叠；在所述堆叠上形成的至少一个第二层间绝缘层；在第二层间绝缘层上形成的多个位线；和在衬底上穿过所述堆叠形成的多个第一沟道结构。所述多个第一沟道结构电连接到所述多个位线中的相应位线。在杂质区上穿过所述堆叠形成多个第二沟道结构，并且所述多个第二沟道结构与所述多个位线电绝缘。

公开(公告)号：CN103633043B

公开(公告)日：2018-04-27

申请号：CN201310370209.2

申请日：2013-08-22

Applicant: 三星电子株式会社

Inventor： 殷东锡 ,  李宁浩 ,  李俊熙 ,  李锡元 ,  申有哲

IPC: H01L23/48

CPC classification number: H01L23/498 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/441 ,  H01L21/76805 ,  H01L21/76877 ,  H01L23/49844 ,  H01L23/5226 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/2481 ,  H01L2924/0002 ,  H01L2924/0001 ,  H01L2924/00

Abstract: 提供了一种三维半导体装置。所述装置可以包括顺序地堆叠在基板上以构成电极结构的电极。每个电极可以包括：连接部，从位于其上的一个电极的侧壁向外水平地突出；对齐部，具有与位于其上或其下的一个电极的侧壁共面的侧壁。这里，电极中的设置成彼此竖直邻近的至少两个电极可以以这样的方式设置，即，所述至少两个电极的对齐部具有基本对齐成彼此共面的侧壁。

公开(公告)号：CN103855181A

公开(公告)日：2014-06-11

申请号：CN201310625348.5

申请日：2013-11-28

Applicant: 三星电子株式会社

Inventor： 朱玄洙 ,  金恩美 ,  申有哲 ,  梁民圭 ,  崔正达

IPC: H01L27/24 ,  H01L45/00 ,  G11C13/00

CPC classification number: H01L45/08 ,  H01L27/2454 ,  H01L27/2481 ,  H01L45/1233 ,  H01L45/146

Abstract: 本发明提供电阻式存储器件，该电阻式存储器件包括：栅叠层，包括在竖直方向上层叠在基板上的模制绝缘层和栅极；沟道，在竖直方向上穿透栅叠层以电连接到基板；栅绝缘层，提供在沟道和栅极之间；以及沿着沟道的延伸方向设置的可变电阻层。栅叠层可以包括通过使栅极在水平方向上凹入而形成的凹穴。可变电阻层可以朝向凹穴在水平方向延伸并且与栅极中的至少一个在水平方向上重叠。还提供了相关的方法。

公开(公告)号：CN110190056B

公开(公告)日：2023-11-10

申请号：CN201811541111.8

申请日：2018-12-17

Applicant: 三星电子株式会社

Inventor： 田昌勋 ,  申有哲 ,  林浚熙 ,  白圣权 ,  李赞镐 ,  张源哲 ,  黄善劲

IPC: H10B12/00 ,  H10B43/30

Abstract: 一种半导体器件包括具有易失性存储区和非易失性存储区的基板。易失性存储区包括设置在基板中的单元电容器和连接到单元电容器的单元晶体管。非易失性存储区包括设置在基板上的多个非易失性存储单元。易失性存储区和非易失性存储区被并排设置。

公开(公告)号：CN108461475B

公开(公告)日：2021-09-24

申请号：CN201810270157.4

申请日：2013-08-22

Applicant: 三星电子株式会社

Inventor： 殷东锡 ,  李宁浩 ,  李俊熙 ,  李锡元 ,  申有哲

IPC: H01L23/498 ,  H01L23/522 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/24 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/441 ,  H01L21/768

Abstract: 提供了一种三维半导体装置。所述装置可以包括顺序地堆叠在基板上以构成电极结构的电极。每个电极可以包括：连接部，从位于其上的一个电极的侧壁向外水平地突出；对齐部，具有与位于其上或其下的一个电极的侧壁共面的侧壁。这里，电极中的设置成彼此竖直邻近的至少两个电极可以以这样的方式设置，即，所述至少两个电极的对齐部具有基本对齐成彼此共面的侧壁。

公开(公告)号：CN104681561B

公开(公告)日：2019-06-25

申请号：CN201410696386.4

申请日：2014-11-26

Applicant: 三星电子株式会社

Inventor： 申有哲 ,  金泓秀 ,  沈载星

IPC: H01L27/1157 ,  H01L27/11578

CPC classification number: H01L27/11556 ,  G11C16/0483 ,  H01L27/11531 ,  H01L27/11548 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

Abstract: 本发明提供了一种三维半导体存储器器件。三维半导体存储器器件包括堆叠结构、垂直半导体图案、公共源极区以及阱拾取区。堆叠结构设置在第一导电类型的半导体层上。每个堆叠结构包括垂直地堆叠在彼此上的电极并在第一方向上延伸。垂直半导体图案穿过堆叠结构。第二导电类型的公共源极区设置在半导体层中。至少一个公共源极区设置在两个相邻的堆叠结构之间。至少一个公共源极区在第一方向上延伸。第一导电类型的阱拾取区设置在半导体层中。至少一个阱拾取区邻近至少一个堆叠结构的两端。

公开(公告)号：CN103490008A

公开(公告)日：2014-01-01

申请号：CN201310226492.1

申请日：2013-06-07

Applicant: 三星电子株式会社

Inventor： 申有哲 ,  梁民圭

IPC: H01L45/00 ,  G11C13/00

CPC classification number: H01L27/2436 ,  H01L27/2454 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146

Abstract: 本发明涉及一种三维电阻性随机存取存储器器件、其操作方法及其制造方法。半导体器件包括在水平方向上延伸的衬底。在衬底上存在着在相对于衬底的水平延伸方向的垂直方向上延伸的有源柱。在衬底上存在沿着有源柱在垂直方向上延伸的可变电阻性图案，可变电阻性图案的电阻响应于其氧化或还原而改变。栅极存在于有源柱的侧壁处。

公开(公告)号：CN1177370C

公开(公告)日：2004-11-24

申请号：CN00135548.1

申请日：2000-12-18

Applicant: 三星电子株式会社

Inventor： 金坰显 ,  洪昌基 ,  郑佑仁 ,  金凡洙 ,  申有哲 ,  朴奎灿

IPC: H01L27/115 ,  H01L21/8247 ,  H01L29/78

CPC classification number: H01L21/823462 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11541

Abstract: 一种具有多栅绝缘层的半导体器件及其制造方法。该半导体器件包括设置于半导体衬底预定区域的隔离区。隔离区限定至少一个第一有源区和至少一个第二有源区。用第一栅绝缘层覆盖第一有源区，用薄于第一栅绝缘层的第二栅绝缘层覆盖第二有源区。用最好覆盖第一和第二栅绝缘层的整个侧壁的隔离层填充隔离区。