公开(公告)号：CN117238849A

公开(公告)日：2023-12-15

申请号：CN202310635014.X

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 李丞教 ,  姜钟仁 ,  金桂荣 ,  金荣祐 ,  朴容汉 ,  郑宇陈 ,  韩昇煜 ,  许宙永

IPC: H01L21/77 ,  H01L21/027 ,  H01L21/78

Abstract: 提供了半导体器件和制造半导体器件的方法。所述制造半导体器件的方法包括：在衬底上形成掩模层、第一分离层、第一芯模层、第二分离层和第二芯模层；对第二芯模层进行图案化以形成第二芯模图案；在第二芯模图案上形成第一间隔物；去除第二芯模图案；对第二分离层和第一芯模层进行图案化以形成第一结构；在第一结构和第一分离层上形成第二间隔物层；各向异性地蚀刻第二间隔物层，以在第一结构上形成第二间隔物，并在第一结构上形成第一虚设图案和对准关键图案；以及在第一分离层上旋转涂布旋涂硬掩模层，其中，旋涂硬掩模层覆盖第一结构、第一虚设图案和对准关键图案。

公开(公告)号：CN117881182A

公开(公告)日：2024-04-12

申请号：CN202311192647.4

申请日：2023-09-15

Applicant: 三星电子株式会社

Inventor： 金荣祐

IPC: H10B12/00

Abstract: 一种半导体存储器件包括：衬底，所述衬底包括有源区域；单元栅极结构，所述单元栅极结构位于所述衬底中并且在第一方向上延伸，所述单元栅极结构包括单元栅极沟槽、沿着所述单元栅极沟槽的内壁的单元栅极绝缘层、位于所述单元栅极绝缘层上的单元栅电极、位于所述单元栅电极上的单元栅极导电层以及填充所述单元栅极沟槽的单元栅极覆盖图案；位线结构，所述位线结构与所述单元栅极结构交叉；以及信息存储部，所述信息存储部连接到所述有源区域，其中，所述单元栅极绝缘层包括插入部、下部和上部，所述插入部位于所述单元栅极导电层与所述单元栅极覆盖图案之间，所述下部与所述单元栅极导电层接触，所述上部与所述单元栅极覆盖图案接触。

公开(公告)号：CN117412587A

公开(公告)日：2024-01-16

申请号：CN202310568753.1

申请日：2023-05-19

Applicant: 三星电子株式会社

Inventor： 金荣祐

IPC: H10B12/00

Abstract: 提供了一种半导体器件。所述半导体器件包括：衬底，其具有单元阵列区域、外围电路区域、以及位于所述单元阵列区域与所述外围电路区域之间的连接区域；器件隔离区域，其在所述单元阵列区域上限定单元有源区域、在所述外围电路区域上限定外围有源区域、并且在所述连接区域上限定虚设有源区域；以及栅极结构，其包括跨越所述单元阵列区域上的所述单元有源区域延伸到所述连接区域上的所述器件隔离区域中的栅电极，其中，所述虚设有源区域与所述单元有源区域相邻，并且其中，所述虚设有源区域的与所述栅极结构垂直地交叠的上表面所处的水平高度，低于所述单元有源区域的与所述栅极结构垂直地交叠的上表面的水平高度。

公开(公告)号：CN117896980A

公开(公告)日：2024-04-16

申请号：CN202311308185.8

申请日：2023-10-10

Applicant: 三星电子株式会社

Inventor： 金荣祐

IPC: H10B12/00

Abstract: 一种半导体器件包括衬底、在衬底中限定有源区的隔离层、在衬底的第一区域中在第一水平方向上延伸的字线、在衬底上在垂直于第一水平方向的第二水平方向上延伸的位线、以及提供在衬底的第二区域中的多条第一虚设字线，第二区域在第二水平方向上与第一区域在第一水平方向上的第一端部相邻，所述多条第一虚设字线在第一水平方向上延伸，其中所述多条第一虚设字线中的每条在第一水平方向上的长度小于字线在第一水平方向上的长度。

公开(公告)号：CN117641890A

公开(公告)日：2024-03-01

申请号：CN202310920152.2

申请日：2023-07-25

Applicant: 三星电子株式会社

Inventor： 金荣祐 ,  朴容汉 ,  朴志晧 ,  成金重 ,  韩昇煜

IPC: H10B12/00

Abstract: 一种制造集成电路器件的方法，包括：制备具有有源区和场区的半导体衬底；在所述半导体衬底上顺序地形成下绝缘层、掩埋层、第一牺牲层、第二牺牲层和第三牺牲层；去除所述第三牺牲层的一部分以形成第一牺牲图案；去除所述第二牺牲层的一部分和所述第一牺牲图案以形成第二牺牲图案；去除所述第一牺牲层的一部分和所述第二牺牲图案以形成第三牺牲图案；去除所述掩埋层的一部分和所述第三牺牲图案以形成掩埋图案；以及通过使用所述掩埋图案作为蚀刻掩模来去除所述下绝缘层的一部分和所述半导体衬底的一部分以形成字线沟槽。

公开(公告)号：CN115497941A

公开(公告)日：2022-12-20

申请号：CN202210485599.7

申请日：2022-05-06

Applicant: 三星电子株式会社

Inventor： 崔峻荣 ,  金荣祐 ,  金台勳 ,  韩相然

IPC: H01L27/108

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括单元区域和外围电路区域；导电结构，在单元区域和外围电路区域上，导电结构在与基底的上表面平行的第一方向上延伸；栅极结构，在外围电路区域上，栅极结构在第一方向上与导电结构间隔开；间隔件，接触栅极结构的侧壁；以及第一覆盖图案，接触导电结构的在第一方向上的端部的侧壁以及间隔件的侧壁，其中，间隔件和第一覆盖图案包括不同的绝缘材料。