-
公开(公告)号：CN110634872B
公开(公告)日：2024-06-21
申请号：CN201910445216.1
申请日：2019-05-27
Applicant: 三星电子株式会社
Abstract: 提供了一种包括穿过栅极堆叠结构的贯穿区域的三维半导体存储器件，所述三维半导体存储器件包括：基底；栅极堆叠结构，所述栅极堆叠结构设置在所述基底上，并且包括在与所述基底的顶表面基本垂直的方向上堆叠的栅电极；贯穿区域，所述贯穿区域穿过所述栅极堆叠结构并被所述栅极堆叠结构围绕；以及垂直沟道结构，所述垂直沟道结构穿过所述栅极堆叠结构。所述栅电极中的最下面的栅电极彼此间隔开，并且至少一个所述最下面的栅电极的一部分具有朝向所述贯穿区域弯曲的形状。
-
公开(公告)号：CN117500275A
公开(公告)日：2024-02-02
申请号：CN202310946830.2
申请日：2023-07-31
Applicant: 三星电子株式会社
Abstract: 本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括第一半导体结构和第二半导体结构，该第一半导体结构包括第一基板和电路器件，该第二半导体结构包括：第二基板，在第一半导体结构上并具有第一区域和第二区域；多个栅电极，在第一区域中并在第一方向上堆叠，并且在第二区域中在第二方向上延伸不同的长度；沟道结构，通过穿透所述多个栅电极而延伸；分隔区域，穿透所述多个栅电极，在第二方向上延伸，在第三方向上彼此间隔开，并限定中心块区域和边缘块区域；以及基板绝缘层，在第二基板中且在第二区域中的分隔区域之间。基板绝缘层在第三方向上的宽度在边缘块区域中比在中心块区域中大。
-
公开(公告)号：CN117479536A
公开(公告)日：2024-01-30
申请号：CN202310893778.9
申请日：2023-07-20
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括外围电路区和存储单元区。存储单元区可以包括：堆叠结构，包括在竖直方向上重复且交替地堆叠的栅电极和层间绝缘层；以及沟道结构，穿透堆叠结构。栅电极可以包括第一栅电极、第一栅电极上的第二栅电极、以及第二栅电极上的第三栅电极。每一个第一栅电极可以具有第一厚度。每一个第二栅电极的第二厚度可以大于第一厚度。每一个第三栅电极的第三厚度可以小于第二厚度。
-
公开(公告)号：CN119451107A
公开(公告)日：2025-02-14
申请号：CN202410305945.8
申请日：2024-03-18
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器装置和包括其的电子系统。所述半导体存储器装置包括单元阵列结构和外围电路结构。单元阵列结构包括第一堆叠结构、在第一堆叠结构上的第二堆叠结构和在第二堆叠结构上的第三堆叠结构，第一堆叠结构至第三堆叠结构中的每个包括多条字线、延伸到第一堆叠结构至第三堆叠结构中的垂直沟道结构以及延伸到第一堆叠结构至第三堆叠结构中并且在第二堆叠结构中的第二字线的端部处连接到第二接触插塞的第二单元接触插塞。第二单元接触插塞包括第一水平突起，第一水平突起具有在第一堆叠结构和第二堆叠结构的连接部分处不连续地增大的水平宽度。
-
公开(公告)号：CN119277792A
公开(公告)日：2025-01-07
申请号：CN202410763054.7
申请日：2024-06-13
Applicant: 三星电子株式会社
Abstract: 提供了半导体器件以及包括该半导体器件的数据存储系统。所述半导体器件包括：板层；导电层，所述导电层在所述板层上沿与所述板层的上表面垂直的第一方向彼此间隔开，在与所述第一方向垂直的第二方向上延伸不同长度，并且形成阶梯区域；间隙填充绝缘层，所述间隙填充绝缘层位于所述阶梯区域上；以及垂直结构，所述垂直结构在所述阶梯区域中穿透所述间隙填充绝缘层和所述导电层并且在所述第一方向上延伸，并且其中，所述间隙填充绝缘层包括在与所述第一方向和所述第二方向垂直的第三方向上关于所述垂直结构中的至少一个垂直结构或所述阶梯区域的中心对称地设置的空隙。
-
Patent Agency Ranking
公开(公告)号：CN110867448A
公开(公告)日：2020-03-06
申请号：CN201910762891.7
申请日：2019-08-16
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11526 , H01L27/11548 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 一种三维半导体存储器件包括：衬底，包括沿第一方向布置的单元阵列区域和第一连接区域；以及衬底上的第一块结构，第一块结构包括：下叠层，包括竖直堆叠在衬底上的多个下电极；以及暴露下叠层的中间叠层，中间叠层包括竖直堆叠在下叠层上的多个中间电极，其中，在单元阵列区域上，第一块结构在与第一方向交叉的第二方向上具有第一宽度，并且其中，在第一连接区域上，第一块结构在第二方向上具有大于第一宽度的第二宽度。
-
公开(公告)号：CN110600481B
公开(公告)日：2024-07-26
申请号：CN201910241621.1
申请日：2019-03-28
Applicant: 三星电子株式会社
Abstract: 提供了一种三维半导体存储器件。所述三维半导体存储器件包括：设置在基底上并且在垂直于基底的表面的方向上堆叠的第一栅极堆叠结构和第二栅极堆叠结构，第一栅极堆叠结构和第二栅极堆叠结构包括彼此间隔地堆叠的栅电极；穿过第一栅极堆叠结构和第二栅极堆叠结构并被第一栅极堆叠结构和第二栅极堆叠结构围绕的贯穿区域；以及穿过第一栅极堆叠结构和第二栅极堆叠结构的垂直沟道结构，其中，第一栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第一接触焊盘，第二栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第二接触焊盘，第二接触焊盘中的至少一部分第二接触焊盘在贯穿区域的一侧与第一接触焊盘交叠。
-
公开(公告)号：CN110867448B
公开(公告)日：2023-09-05
申请号：CN201910762891.7
申请日：2019-08-16
Applicant: 三星电子株式会社
Abstract: 一种三维半导体存储器件包括：衬底，包括沿第一方向布置的单元阵列区域和第一连接区域；以及衬底上的第一块结构，第一块结构包括：下叠层，包括竖直堆叠在衬底上的多个下电极；以及暴露下叠层的中间叠层，中间叠层包括竖直堆叠在下叠层上的多个中间电极，其中，在单元阵列区域上，第一块结构在与第一方向交叉的第二方向上具有第一宽度，并且其中，在第一连接区域上，第一块结构在第二方向上具有大于第一宽度的第二宽度。
-
公开(公告)号：CN111354740A
公开(公告)日：2020-06-30
申请号：CN201910870055.0
申请日：2019-09-16
Applicant: 三星电子株式会社
IPC: H01L27/11582
Abstract: 竖直存储器装置包括具有单元阵列区域和围绕单元阵列区域的阶梯区域的衬底、位于单元阵列区域和阶梯区域上的栅电极、以及位于单元阵列区域上的沟道。栅电极在第一方向和第三方向上彼此隔离开并且各自在第二方向上延伸。沟道在第一方向上延伸穿过一个或更多个栅电极。多个栅电极中的第一栅电极在第二方向上的端部限定衬底的阶梯区域上的第二方向上的第一台阶和第三方向上的第二台阶，各第二台阶分别与相同水平高度处的各第一台阶连接。
-
公开(公告)号：CN110600481A
公开(公告)日：2019-12-20
申请号：CN201910241621.1
申请日：2019-03-28
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11565 , H01L27/1157
Abstract: 提供了一种三维半导体存储器件。所述三维半导体存储器件包括：设置在基底上并且在垂直于基底的表面的方向上堆叠的第一栅极堆叠结构和第二栅极堆叠结构，第一栅极堆叠结构和第二栅极堆叠结构包括彼此间隔地堆叠的栅电极；穿过第一栅极堆叠结构和第二栅极堆叠结构并被第一栅极堆叠结构和第二栅极堆叠结构围绕的贯穿区域；以及穿过第一栅极堆叠结构和第二栅极堆叠结构的垂直沟道结构，其中，第一栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第一接触焊盘，第二栅极堆叠结构具有与贯穿区域相邻并且被布置成阶梯形状的第二接触焊盘，第二接触焊盘中的至少一部分第二接触焊盘在贯穿区域的一侧与第一接触焊盘交叠。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.036 seconds)
