-
-
-
公开(公告)号:CN112599531B
公开(公告)日:2022-03-22
申请号:CN202011474031.2
申请日:2016-04-01
Applicant: 三星电子株式会社
IPC: H01L27/11575 , H01L27/11565 , H01L27/11551 , H01L27/1157 , H01L27/11578 , H01L27/11582
Abstract: 本发明公开了一种三维半导体器件,该三维半导体器件包括:在基板上的电极结构,该基板包括第一区和第二区,该电极结构包括顺序地层叠在基板上的接地选择电极、单元电极和串选择电极,其中接地选择电极、单元电极和串选择电极分别包括接地选择焊盘、单元焊盘和串选择焊盘,该接地选择焊盘、该单元焊盘和该串选择焊盘在基板的第二区中限定阶梯结构;穿透每个单元焊盘和在每个单元焊盘下面的电极结构的一部分的多个虚设柱;和电连接到每个单元焊盘的单元接触插塞,其中每个虚设柱穿透在相邻的单元焊盘之间的边界,以及其中相邻的单元焊盘共用虚设柱。
-
公开(公告)号:CN112785635A
公开(公告)日:2021-05-11
申请号:CN202010424194.3
申请日:2020-05-19
Applicant: 三星电子株式会社
Abstract: 提供一种用于深度图像生成的方法和设备。所述方法可包括:接收输入图像;生成具有比输入图像的分辨率低的分辨率的第一低分辨率图像;通过使用基于第一神经网络的第一生成模型来获取与输入图像对应的第一深度残差图像;通过使用基于第二神经网络的第二生成模型来生成与第一低分辨率图像对应的第一低分辨率深度图像;以及基于第一深度残差图像和第一低分辨率深度图像生成与输入图像对应的目标深度图像。
-
公开(公告)号:CN112310096A
公开(公告)日:2021-02-02
申请号:CN202010756111.0
申请日:2020-07-31
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 提供了一种半导体装置,该半导体装置包括:衬底,其具有导电区和绝缘区;栅电极,其包括子栅电极和栅极连接件,所述子栅电极彼此间隔开并且在垂直于衬底的上表面的第一方向上堆叠并且在垂直于第一方向的第二方向上延伸,所述栅极连接件连接设置在同一水平上的子栅电极;沟道结构,其穿透栅电极,并且在衬底的导电区中延伸;以及第一伪沟道结构,其穿透栅电极并且在衬底的绝缘区中延伸,并且被设置为在垂直于第一方向和第二方向的第三方向上邻近于栅极连接件的至少一侧。
-
-
-
-
公开(公告)号:CN108022929B
公开(公告)日:2023-07-04
申请号:CN201711064262.4
申请日:2017-11-02
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种竖直存储器装置。该竖直存储器装置包括衬底,衬底具有单元阵列区和位于单元阵列区的外部的连接区。栅电极层堆叠在衬底的单元阵列区和连接区上,在连接区中形成台阶结构。沟道结构布置在单元阵列区中,在垂直于衬底的上表面的方向上延伸,同时穿过栅电极层。伪沟道结构布置在连接区中,与沟道结构在相同的方向上延伸,同时穿过形成台阶结构的栅电极层。第一半导体图案布置在沟道结构下方,并且第二半导体图案布置在伪沟道结构下方。第一半导体图案和第二半导体图案包括多晶半导体材料。
-
公开(公告)号:CN108447868B
公开(公告)日:2022-07-01
申请号:CN201810189489.X
申请日:2017-05-04
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括:交替地层叠在基板上的栅电极和层间绝缘层;穿过栅电极和层间绝缘层的沟道层;以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外,沟道层包括第一区和第二区,第一区在垂直于基板的顶表面的方向上延伸,第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。
-
-
-
-
-
-
-
-
-