-
公开(公告)号：CN112635456B
公开(公告)日：2025-05-06
申请号：CN202011050878.8
申请日：2020-09-29
Applicant: 三星电子株式会社
Abstract: 本发明提供一种半导体器件，其包括：第一有源图案和第二有源图案，其在基板上在第一方向上延伸；第一栅电极和第二栅电极，其在第二方向上延伸以与第一有源图案和第二有源图案相交；第一源极/漏极接触，其在第二方向上延伸并分别连接到第一有源图案的第一源极/漏极区域和第二有源图案的第二源极/漏极区域；第一源极/漏极通路，其连接到第一源极/漏极接触；第一单元分隔膜，其在第二方向上延伸并与第一有源图案和第二有源图案交叉，在第一源极/漏极接触和第二栅电极之间；第一栅极通路，其连接到第二栅电极并与第一源极/漏极通路一起沿着第一方向排列；以及第一连接配线，其在第一方向上延伸并且连接第一源极/漏极通路和第一栅极通路。
-
公开(公告)号：CN118366990A
公开(公告)日：2024-07-19
申请号：CN202311743963.6
申请日：2023-12-18
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L23/48 , H01L23/528 , H01L21/8238 , G06F30/394
Abstract: 一种集成电路可以包括：栅电极，包括在第一方向上间隔开的第一栅电极和第二栅电极、以及在第一方向上间隔开的第三栅电极和第四栅电极。第二栅电极和第三栅电极接收第一控制信号，并且第一栅电极和第四栅电极接收第二控制信号。该集成电路还包括在第一栅电极和第二栅电极之间的第一漏区、以及在第三栅电极和第四栅电极之间的第二漏区，其中，第一漏区和第二漏区彼此电连接。该集成电路包括连接到第一漏区和第二漏区以及第一栅电极至第四栅电极中的至少一个的正面配线层、以及连接到第一漏区和第二漏区以及第一栅电极至第四栅电极中的至少另一个的背面配线层。
-
公开(公告)号：CN112786583A
公开(公告)日：2021-05-11
申请号：CN202011192165.5
申请日：2020-10-30
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 一种集成电路包括：第一标准单元，包括第一第一类型晶体管、第一第二类型晶体管、第三第二类型晶体管和第三第一类型晶体管；第二标准单元，包括第二第一类型晶体管、第二第二类型晶体管、第四第二类型晶体管和第四第一类型晶体管；以及多个布线层，设置在所述第一标准单元和所述第二标准单元上并且包括顺序堆叠的第一布线层、第二布线层和第三布线层。所述第一第一类型晶体管的源极接触和所述第二第一类型晶体管的源极接触通过所述多个布线层的第一电源轨电连接，并且所述第三第一类型晶体管的源极接触和所述第四第一类型晶体管的源极接触通过多个布线层的第二电源轨电连接。
-
公开(公告)号：CN110504263A
公开(公告)日：2019-11-26
申请号：CN201910148266.3
申请日：2019-02-27
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/02
Abstract: 一种集成电路，包括：布置在沿第一水平方向延伸的第一行中的第一单元，布置在与第一行相邻的第二行中的第二单元，以及连续地布置在第一行和第二行中的第三单元。第一单元和第二单元包括在第一水平方向上延伸的第一电力线的相应部分，第三单元包括在第一行中电连接到第一电力线并且在第一水平方向上延伸的第二电力线。
-
公开(公告)号：CN117594590A
公开(公告)日：2024-02-23
申请号：CN202310997254.4
申请日：2023-08-09
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/088
Abstract: 提供了一种集成电路和设计集成电路的方法。集成电路包括：第一单元，其设置在彼此相邻并且在第一方向上延伸的第一行和第二行中，并且包括多个第一阈值电压装置；以及至少一个第二单元，其设置在第一行和第二行中的至少一行中与第一单元相邻，并且包括至少一个第二阈值电压装置，其中，所述多个第一阈值电压装置包括至少一个第一装置和至少一个第二装置，第一装置被配置为在第一行中执行第一功能，第二装置被配置为在第二行中执行与第一功能不同的第二功能。
-
Patent Agency Ranking
公开(公告)号：CN116110850A
公开(公告)日：2023-05-12
申请号：CN202211355938.6
申请日：2022-11-01
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/50
Abstract: 提供了一种包括多个堆叠的金属层的集成电路和制造该集成电路的方法。所述方法包括以下步骤：设置多个标准单元，所述多个标准单元中的每个标准单元包括分别形成在所述多个金属层上的单元图案；以及在所述多个金属层之中的包括分别形成在多条迹线上的图案的特定金属层上，基于形成在所述多条迹线中的特定迹线上的相邻图案之间的间隔超过参考值而在所述相邻图案之间形成附加图案，所述图案在第一方向上延伸，所述多条迹线在第二方向上彼此间隔开。
-
公开(公告)号：CN115020401A
公开(公告)日：2022-09-06
申请号：CN202210149873.3
申请日：2022-02-18
Applicant: 三星电子株式会社
IPC: H01L27/02 , G06F30/394
Abstract: 发明构思涉及一种集成电路以及集成电路的设计方法。该集成电路包括连续布置在具有第一高度的行和具有不同于第一高度的第二高度的行上的第一标准单元。集成电路还包括连续布置在具有第一高度的行和具有第二高度的行上的第二标准单元、形成在所述多行的边界上并被配置为向标准单元供给第一电源电压的多条第一电源线、以及形成在所述多行的边界上并被配置为向标准单元供给第二电源电压的多条第二电源线。向第一标准单元供给电压的电源线的布置顺序不同于向第二标准单元供给电压的电源线的布置顺序。
-
公开(公告)号：CN113937101A
公开(公告)日：2022-01-14
申请号：CN202110369109.2
申请日：2021-04-06
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/092 , H01L29/08 , H01L29/10 , H01L27/02
Abstract: 公开了包括位于衬底上的第一逻辑单元和第二逻辑单元的半导体器件。所述第一逻辑单元和所述第二逻辑单元均包括：第一有源区和第二有源区，所述第一有源区和所述第二有源区在第一方向上彼此相邻；栅电极，所述栅电极横跨所述第一有源区和所述第二有源区，并且在所述第一方向上纵长地延伸；以及第一金属层，所述第一金属层位于所述栅电极上。所述第一金属层包括在垂直于所述第一方向的第二方向上纵长地延伸并且彼此平行的第一电力线和第二电力线。所述第一逻辑单元和所述第二逻辑单元沿着所述第一电力线和所述第二电力线在所述第二方向上彼此相邻。所述第一有源区和所述第二有源区在所述第二方向上从所述第一逻辑单元纵长地延伸到所述第二逻辑单元。
-
公开(公告)号：CN110828450A
公开(公告)日：2020-02-21
申请号：CN201910460009.3
申请日：2019-05-29
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/088 , H01L21/8234 , H02M7/00
Abstract: 提供了一种集成电路，包括：沿第一方向在第一行中延伸的至少一个有源区；沿第一方向在第二行中延伸的至少一个有源区；以及多高度单元，包括第一行中的至少一个有源区、第二行中的至少一个有源区、沿与第一水平方向相交的第二方向上延伸的至少一条栅极线，其中，第一行中的至少一个有源区和第二行中的至少一个有源区中的每个有源区被扩散切断终止。
-
公开(公告)号：CN110518009A
公开(公告)日：2019-11-29
申请号：CN201910383239.4
申请日：2019-05-09
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/535 , G06F17/50
Abstract: 本公开提供了包括马蹄足结构导电图案的集成电路。该集成电路包括标准单元。标准单元可以包括多条栅线和多个第一布线。所述多个第一布线可以包括马蹄足结构导电图案，该马蹄足结构导电图案包括彼此间隔开的第一导电图案和第二导电图案。第一导电图案和第二导电图案中的每个可以包括在第一方向上延伸的第一线图案和在垂直于第一方向的方向上从第一线图案的一端突出的第二线图案。所述多条栅线可以在第一方向上彼此间隔开第一节距，并且所述多个第二布线可以在第一方向上彼此间隔开第二节距。第一节距可以大于第二节距。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.037 seconds)
