非易失性存储器装置
    1.
    发明公开

    公开(公告)号:CN108074616A

    公开(公告)日:2018-05-25

    申请号:CN201710479198.X

    申请日:2017-06-22

    CPC classification number: G11C16/24 G11C16/0483 G11C16/12 G11C16/26 G11C16/30

    Abstract: 提供一种非易失性存储器装置,所述非易失性存储器装置可以包括:存储器单元阵列,包括多个平面;页缓冲器,连接到存储器单元阵列,并与多个平面中的每个平面对应;去耦电路。页缓冲器被配置为经由第一节点接收位线电压控制信号(BLSHF)。去耦电路连接到第一节点。去耦电路包括被配置为经由第一节点执行电荷共享的至少一个去耦电容器。

    非易失性存储装置和编程验证方法

    公开(公告)号:CN105390157A

    公开(公告)日:2016-03-09

    申请号:CN201510526556.9

    申请日:2015-08-25

    Abstract: 提供了非易失性存储装置和编程验证方法。所述编程验证方法用于对多个存储单元编程的非易失性存储装置。所述编程验证方法包括以下步骤:施加多个验证电压,并且基于所述多个验证电压中的一个验证电压来确定是否完成了对所述多个存储单元中的具有不同的目标阈值电压分布的存储单元的编程。

    非易失性存储器装置
    3.
    发明公开

    公开(公告)号:CN114822647A

    公开(公告)日:2022-07-29

    申请号:CN202111330921.0

    申请日:2021-11-11

    Abstract: 提供一种非易失性存储器装置。所述非易失性存储器装置包括:存储器单元阵列,在第一半导体层中并且包括连接到第一字线和第一位线的第一存储器单元和连接到第一字线和第二位线的第二存储器单元;页缓冲器电路,在第二半导体层中并且包括连接到第一位线的第一页缓冲器和连接到第二位线的第二页缓冲器;以及页缓冲器控制器,在第二半导体层中。页缓冲器控制器控制第一页缓冲器和第二页缓冲器,使得第一页缓冲器的第一感测节点的发展时序与第二页缓冲器的第二感测节点的发展时序不同。第一页缓冲器比第二页缓冲器靠近贯穿电极区域。

    非易失性存储器件及其高压开关电路

    公开(公告)号:CN108288485A

    公开(公告)日:2018-07-17

    申请号:CN201810017036.9

    申请日:2018-01-08

    Abstract: 一种非易失性存储器件的高压开关电路包括高压晶体管、逻辑和高压开关。高压晶体管基于编程启动电压而导通,并且向第一存储块传送编程电压。所述逻辑基于使能信号和开关控制信号来产生路径选择信号,所述开关控制信号基于非易失性存储器件的操作参数或针对第一存储块的至少一部分的存取地址之一。在第一存储块上的编程操作期间激活所述使能信号。高压开关基于路径选择信号经由多个传送路径之一来向高压晶体管的栅极传送编程启动电压。结果,消除了由编程启动电压产生的负偏置温度不稳定性(NBTI)的影响。

    非易失性存储器件
    5.
    发明授权

    公开(公告)号:CN108694966B

    公开(公告)日:2023-10-20

    申请号:CN201810070942.5

    申请日:2018-01-24

    Abstract: 非易失性存储器件包括:存储单元阵列区域,其中存储单元竖直地堆叠在衬底上;以及页缓冲器,其中布置了第一页缓冲器和第二页缓冲器。存储单元阵列区域和第一页缓冲器之间的第一距离小于存储单元阵列区域和第二页缓冲器之间的第二距离。第一页缓冲器包括响应于第一控制信号驱动的第一晶体管。第二页缓冲器包括响应于与第一控制信号相对应的第二控制信号驱动的第二晶体管。相对于第一晶体管和第二晶体管的设计约束和工艺约束中的至少一个是不同的。

    非易失性存储器装置
    7.
    发明授权

    公开(公告)号:CN108074616B

    公开(公告)日:2021-05-04

    申请号:CN201710479198.X

    申请日:2017-06-22

    Abstract: 提供一种非易失性存储器装置,所述非易失性存储器装置可以包括:存储器单元阵列,包括多个平面;页缓冲器,连接到存储器单元阵列,并与多个平面中的每个平面对应;去耦电路。页缓冲器被配置为经由第一节点接收位线电压控制信号(BLSHF)。去耦电路连接到第一节点。去耦电路包括被配置为经由第一节点执行电荷共享的至少一个去耦电容器。

    非易失性存储装置和编程验证方法

    公开(公告)号:CN105390157B

    公开(公告)日:2020-02-07

    申请号:CN201510526556.9

    申请日:2015-08-25

    Abstract: 提供了非易失性存储装置和编程验证方法。所述编程验证方法用于对多个存储单元编程的非易失性存储装置。所述编程验证方法包括以下步骤:施加多个验证电压,并且基于所述多个验证电压中的一个验证电压来确定是否完成了对所述多个存储单元中的具有不同的目标阈值电压分布的存储单元的编程。

Patent Agency Ranking