-
公开(公告)号：CN119919422A
公开(公告)日：2025-05-02
申请号：CN202510423527.3
申请日：2025-04-07
Applicant: 浙江大学 , 浙江创芯集成电路有限公司
IPC: G06T7/00 , G06T7/62 , G06T7/73 , G06F30/20 , G06F111/08
Abstract: 本发明公开了一种加速光刻热点检测的方法及装置，包括：获取产品版图数据；对产品版图数据进行光刻工艺热点检查，定位热点，设定热点图形区域半径；将热点区域图形转换为特征向量并映射为图的节点，使用贪心算法实现基于图的动态热点库形成和更新；产品版图数据局部化与高风险热点版图区域筛选；光刻模拟仿真与光刻热点图形检测结果输出。本发明通过版图局部化的热点检测，可将光刻工艺热点仿真由全局转化为局部处理，大大降低光刻热点检查时间；改良的热点库热点匹配方法，包括热点图形尺寸选取方法、结合贪心算法的基于图的动态热点库建立算法，使得热点库图形更容易匹配且加快训练速度。
-
公开(公告)号：CN119918872A
公开(公告)日：2025-05-02
申请号：CN202411996742.4
申请日：2024-12-31
Applicant: 浙江创芯集成电路有限公司
Inventor： 金炫智
IPC: G06Q10/0631 , H01L21/67 , H01L21/02 , G06Q50/04
Abstract: 本发明实施例提供一种半导体产品加工方法、装置、设备、存储介质及程序产品，加工方法包括：确定对所有批次产品在各自的加工设备上加工的加工方案，加工方案包括：在加工设备上被加工的产品批次、被维修的加工设备，以及被加工的产品批次和被维修的加工设备之间的执行顺序；从加工方案中选取待选加工方案；对所述待选加工方案中的执行顺序进行重排列，生成多个重组加工方案，且每个重组加工方案得到其制造成本；在确定任意两个相邻的重组加工方案之间的制造成本的差值位于预设差值内时，将制造成本最低的重组加工方案作为目标加工方案，并按照所述目标加工方案中的执行顺序，对所有批次产品进行加工。采用上述技术方案，能够降低制造成本。
-
公开(公告)号：CN119916640A
公开(公告)日：2025-05-02
申请号：CN202510373535.1
申请日：2025-03-26
Applicant: 浙江创芯集成电路有限公司
Abstract: 一种定位标记组、掩模组和光刻方法，定位标记组包括：第一定位标记，包括：第一定位图形区和第一空白区；第二定位标记，包括：第二定位图形区和第二空白区；所述第一定位标记和所述第二定位标记相对准时，所述第一定位图形和所述第二定位图形相拼接，且所述第一定位图形区与至少部分所述第二空白区对齐重叠，所述第二定位图形区与至少部分所述第一空白区对齐重叠。本发明的掩模组中不同掩模，基于定位图形区的定位图形和空白区进行拼接，所述掩模上定位标记组中定位标记的位置设置自由，能够突破定位标记在掩模上设置位置的限制，能够突破曝光顺序的限制，能够有效减少出错，有利于工艺窗口的扩大，有利于降低工艺难度。
-
公开(公告)号：CN118248628B
公开(公告)日：2025-04-29
申请号：CN202410678265.0
申请日：2024-05-29
Applicant: 浙江创芯集成电路有限公司
IPC: H01L21/768 , H01L21/311 , H01L21/3105 , H01L21/321
Abstract: 一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成介质结构，所述介质结构包括介质层；在所述介质结构内形成开口；在所述开口内和所述介质结构表面形成金属材料层；采用第一机械化学研磨工艺平坦化所述金属材料层，直到暴露出所述介质结构表面，以所述金属材料层形成初始导电结构，所述初始导电结构表面具有蝶形缺陷，所述蝶形缺陷使所述初始导电结构表面中心相对边缘凹陷；采用刻蚀工艺刻蚀所述介质结构表面，使所述初始导电结构表面边缘凸出于所述介质结构表面；在所述刻蚀工艺之后，采用第二机械化学研磨工艺平坦化所述初始导电结构和所述介质结构，以所述初始导电结构形成导电结构，利于提高形成的导电结构的表面平整度，减少因蝶形缺陷而导致电路失效的异常概率，提高产品良率。
-
公开(公告)号：CN119784691A
公开(公告)日：2025-04-08
申请号：CN202411822577.0
申请日：2024-12-11
Applicant: 浙江创芯集成电路有限公司
Abstract: 一种晶圆表面质量检测方法和系统、设备、存储介质及计算机程序产品，方法包括：获取晶圆表面的中间区域的切割道的第一图像、以及边缘区域的切割道的第二图像；对比第一图像和第二图像中切割道的颜色差异；基于切割道的颜色差异，判断晶圆表面的表面质量水平。本发明有利于提高产品良率。
-
Patent Agency Ranking
公开(公告)号：CN119725131A
公开(公告)日：2025-03-28
申请号：CN202411874867.X
申请日：2024-12-18
Applicant: 浙江创芯集成电路有限公司
Inventor： 王依婷
Abstract: 本公开实施例涉及一种炉管监测设备，其中，炉管监测设备包括：轨道机构，连接在炉管内壁上，所述轨道机构包括多个，多个所述轨道机构间隔设置；座体，与所述轨道机构连接，适于在所述轨道结构上沿炉管周向旋转；摄像头装置，与所述座体连接；切换机构，连接在炉管内壁上，用于将所述座体从一个所述轨道机构切换到相邻的另一个所述轨道机构上。采用上述技术方案，能够对炉管内不同位置的晶圆进行监测，从而提升对炉管中晶圆的监测效率。
-
公开(公告)号：CN119698095A
公开(公告)日：2025-03-25
申请号：CN202411874843.4
申请日：2024-12-18
Applicant: 浙江创芯集成电路有限公司
Inventor： 张言彩
IPC: H10F39/18
Abstract: 一种半导体结构及其形成方法，半导体结构包括：提供基底，所述基底中形成有互连层结构和隔离结构，所述基底暴露所述隔离结构的顶部，所述基底上形成有第一介质层；在所述基底和第一介质层中形成第一凹槽，所述第一凹槽暴露所述互连层结构的部分顶部；在同一步骤中，在所述第一凹槽中形成焊垫，以及在所述隔离结构顶部的第一介质层上形成金属栅格。本发明实施例在同一步骤中，在所述第一凹槽中形成焊垫，以及在所述隔离结构顶部的第一介质层上形成金属栅格有利于减少形成半导体结构的步骤，相应有利于提高形成半导体结构的工艺效率，从而有利于缩短半导体结构的生产周期时间；而且，还有利用降低半导体结构的工艺成本。
-
公开(公告)号：CN119694938A
公开(公告)日：2025-03-25
申请号：CN202411863940.3
申请日：2024-12-17
Applicant: 浙江创芯集成电路有限公司
Inventor： 栾经纬
IPC: H01L21/67 , H01L21/68 , H01L23/544 , G01B11/02 , G01B15/00
Abstract: 本申请实施例提供一种晶圆偏移的检测装置及检测方法，所述晶圆具有定位槽；所述检测装置，包括：基板，用于承载所述晶圆；定位标识，位于基板上；探测单元，用于向基板的预设范围发射探测信号，以探测定位槽和定位标识是否位于预设范围内；采集单元，沿探测信号经预设范围内的基板透射或反射的路径上设置，用于在预设范围内的基板被探测单元探测时，获取预设范围内的定位槽和定位标识的图像信息，图像信息包括：定位槽的位置信息、定位标识的位置信息；处理单元，与采集单元连接，用于根据图像信息，确定晶圆的初始位置与图像信息中的晶圆的位置之间的偏移量。采用上述检测装置，可以提高生产效率。
-
公开(公告)号：CN119688127A
公开(公告)日：2025-03-25
申请号：CN202411305353.2
申请日：2024-09-18
Applicant: 浙江创芯集成电路有限公司
Inventor： 李苏桁
IPC: G01L1/24 , G01B11/255
Abstract: 本公开实施例提供一种薄膜应力测量方法、装置、系统、介质及程序，测量方法包括：获取镀膜前晶圆的多个第一测量点的位置信息、以及各个第一测量点的第一检测信息；分别根据各个第一测量点的第一检测信息，确定第一偏移量；根据各个第一测量点的位置信息，以及各个第一测量点对应的第一偏移量，确定第一曲率半径；获取镀膜后晶圆的多个第二测量点的位置信息，以及各个第二测量点的第二检测信息；分别根据各个第二测量点的第二检测信息，确定第二偏移量；根据各个第二测量点的位置信息，以及各个第二测量点对应的第二偏移量，确定第二曲率半径；根据第一曲率半径和第二曲率半径，确定镀膜后晶圆的应力。采用上述技术方案，能够提高应力值的精度。
-
公开(公告)号：CN119486204B
公开(公告)日：2025-03-21
申请号：CN202510059314.7
申请日：2025-01-15
Applicant: 浙江创芯集成电路有限公司
Abstract: 本发明公开一种具有连贯P‑Top层的横向双扩散金属氧化物场效应晶体管。本发明采用纵向P型注入层段的两端分别位于第一浅槽隔离区、第二浅槽隔离区下方，并利用纵向P型注入层段与横向P型注入层段连接的方式形成连贯的P型注入层，将器件表面的低阻路径区域和STI区域引入的掺杂优化连贯成一个整体，从而对低阻路径区域和STI区域的电场分布共同做调整，降低器件漂移区内局部电场强度。本发明通过减少位于第一、第二浅槽隔离区之间P‑Top层的纵向宽度提升电流性能，从而实现LDMOS器件的性能。本发明采用连贯型P‑Top层置于低阻路径区域，通过优化STI区域，改善击穿性能，提高器件的电场控制能力和器件性能。
-
-
-
-
-
-
-
-
-
Search Results
317
records
(took 0.054 seconds)
