-
公开(公告)号：CN119065211A
公开(公告)日：2024-12-03
申请号：CN202411422657.7
申请日：2024-10-11
Applicant: 浙江大学 , 浙江大学杭州国际科创中心 , 浙江创芯集成电路有限公司
IPC: G03F7/20
Abstract: 本申请涉及一种基于逐步回归的光刻工艺窗口分析方法、装置和设备。所述方法包括：获取光刻胶图形图像数据以及确定光刻工艺窗口所需的约束条件；确定光刻胶图形特征与曝光能量和焦距之间满足的光刻工艺模型以及光刻工艺模型的逐步回归方向；按照逐步回归方向所指示的方向，根据光刻胶图形图像数据对光刻工艺模型进行逐步回归，得到多个候选光刻工艺模型，以及各候选光刻工艺模型的模型选择指标值；根据模型选择指标值，从多个候选光刻工艺模型中确定目标光刻工艺模型；根据约束条件和目标光刻工艺模型，确定光刻工艺窗口。采用本方法能够提高焦距能量矩阵数据的分析结果的准确度。
-
公开(公告)号：CN118016719A
公开(公告)日：2024-05-10
申请号：CN202410335901.X
申请日：2024-03-22
Applicant: 浙江大学 , 浙江大学杭州国际科创中心 , 浙江创芯集成电路有限公司
Abstract: 本发明公开一种新型栅极的LDMOS器件结构。本发明包括衬底区、沟道区、漂移区和栅极结构，所述栅极结构由依次形成于衬底区表面的栅极介质层、多晶硅栅极和栅侧墙组成，所述栅极介质层使用两种不同介电常数的栅极介电层材料，使得源极侧沟道与漏极侧沟道拥有不同的阈值电压。本发明的使用了两种不同介电常数的栅极介电层材料，具有不同功函数的栅极影响沟道电势，使得源极侧沟道与漏极侧沟道拥有不同的阈值电压VT。通道中的VT差引起突然的电势分布，反过来又在通道中引起额外的电场峰值和局部增强的横向电场，局部增强的电场可以提高载流子的速度和电流能力。
-
公开(公告)号：CN118693157A
公开(公告)日：2024-09-24
申请号：CN202410860461.X
申请日：2024-06-28
Applicant: 浙江大学 , 浙江大学杭州国际科创中心 , 浙江创芯集成电路有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L29/423 , H01L29/417
Abstract: 本发明公开了一种漏极拓展阶梯场板SOI‑FinFET器件。本发明包括硅衬底、埋氧层、源区、沟道区和漏区；所述埋氧层生长于硅衬底上方，源区、沟道区和漏区均位于埋氧层上方，源区和漏区位于沟道区两侧，所述沟道区和漏区之间生长有漏极拓展区，还包括包裹所述漏极拓展区的场板结构；所述漏极拓展区与场板结构用于调控器件内部电场分布，提高器件击穿电压。本发明通过在传统SOI‑FinFET器件中引入漏极拓展区和阶梯场板结构，提出了一种漏极拓展阶梯场板SOI‑FinFET器件。该器件的漏极拓展区和场板结构有效调控了器件内部电场分布，提高了器件击穿电压，实现了器件工作电压高于5V。
-
公开(公告)号：CN118016718A
公开(公告)日：2024-05-10
申请号：CN202410189753.5
申请日：2024-02-20
Applicant: 浙江大学 , 浙江创芯集成电路有限公司 , 浙江大学杭州国际科创中心
IPC: H01L29/78 , H01L29/423 , H01L29/40
Abstract: 本发明公开一种LDMOS器件。本发明包括衬底、位于衬底内的漂移区和体区，以及位于衬底之上、且横跨漂移区和体区的第一栅极，还包括位于漂移区的场板中的第二栅极，用于降低漂移区的掺杂浓度，有助于耗尽区在横向方向上的扩展，同时调控靠近漏极一侧场板拐角处的电场强度分布，优化器件击穿电压。本发明利用对分离的栅极施加电压调控LDMOS器件靠近漏极一侧拐角处电场强度以及耗尽区宽度，能够在不改变导通电阻情况下改善击穿电压。
-
公开(公告)号：CN119692296A
公开(公告)日：2025-03-25
申请号：CN202411532041.5
申请日：2024-10-30
Applicant: 浙江大学 , 浙江大学杭州国际科创中心 , 浙江创芯集成电路有限公司
IPC: G06F30/398 , G06F30/27 , G06N3/045 , G06N3/084 , G06N3/006
Abstract: 本发明公开了一种基于粒子群优化算法的CMOS工艺优化方法及系统。本发明采用电性预测神经网络模型、工艺预测神经网络模型、粒子群优化算法和加权适应度函数来实现CMOS工艺的优化。新引入的工艺参数预测模型能够实际制造中的工艺偏差问题，加权适应度函数的引入能够让使用者自定义电性参数优化方向，解决之前优化方向固定的问题。此外，该优化方法在加权适应度函数中引入了工艺参数重构误差，使得使用者能够自行控制优化程度，调整优化结果的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN119919422A
公开(公告)日：2025-05-02
申请号：CN202510423527.3
申请日：2025-04-07
Applicant: 浙江大学 , 浙江创芯集成电路有限公司
IPC: G06T7/00 , G06T7/62 , G06T7/73 , G06F30/20 , G06F111/08
Abstract: 本发明公开了一种加速光刻热点检测的方法及装置，包括：获取产品版图数据；对产品版图数据进行光刻工艺热点检查，定位热点，设定热点图形区域半径；将热点区域图形转换为特征向量并映射为图的节点，使用贪心算法实现基于图的动态热点库形成和更新；产品版图数据局部化与高风险热点版图区域筛选；光刻模拟仿真与光刻热点图形检测结果输出。本发明通过版图局部化的热点检测，可将光刻工艺热点仿真由全局转化为局部处理，大大降低光刻热点检查时间；改良的热点库热点匹配方法，包括热点图形尺寸选取方法、结合贪心算法的基于图的动态热点库建立算法，使得热点库图形更容易匹配且加快训练速度。
-
公开(公告)号：CN118434137B
公开(公告)日：2025-02-11
申请号：CN202410513934.9
申请日：2024-04-26
Applicant: 浙江大学 , 浙江创芯集成电路有限公司
Abstract: 本发明提供一种非易失性1.5T浮栅型FLASH存储器。该存储器包括衬底，选通晶体管，用于编程操作功能区域，用于擦除操作功能区域和源、漏极区。选通晶体管由选择栅极、底部介电层、顶部介电层构成，底部介电层较薄，利于低电压读取操作；用于编程操作功能区域包括浮置栅极、控制栅‑浮栅栅间介电层和控制栅极，这种结构控制栅和浮栅的栅间耦合率高，约为0.55‑0.6；用于擦除操作功能区域包括擦除栅、浮置栅极和顶部介电层，顶部擦除栅包覆浮栅上方尖端部位，这种结构的擦除栅和浮栅的栅间耦合率约为0.05，利于存储器工作状态的尖端隧穿高效擦除操作。该快闪存储单元结构具备高密度、高可靠性、低功耗、高效操作的优势。
-
公开(公告)号：CN119136545A
公开(公告)日：2024-12-13
申请号：CN202411102184.2
申请日：2024-08-12
Applicant: 浙江大学 , 浙江创芯集成电路有限公司
IPC: H10B41/30 , H10B41/40 , H01L29/423
Abstract: 本发明公开一种沟槽型的浮栅型闪存存储器及其制造方法。本发明浮栅型闪存存储器包括衬底以及位于衬底之上的对称设置的存储单元；所述的衬底内部形成有源极，源极的上方形成有沟槽，沟槽的两侧为存储单元沟道和漏极，其中漏极远离所述沟槽。本发明的沟槽型存储单元结构相比于平面结构，选择晶体管通过沟槽形成于衬底内部，有效减小存储器单元尺寸。选择晶体管沟道的长度可通过控制沟槽深度调节，不会影响存储器单元尺寸，并且可以避免因尺寸微缩带来的短沟道效应问题。本发明的浮栅顶部具有尖端结构，因此在擦除过程中电荷密度高，其附近电场强度强，FN隧穿几率与电场强度成正相关，更容易发生FN隧穿，提高存储器的擦除效率。
-
公开(公告)号：CN118887429A
公开(公告)日：2024-11-01
申请号：CN202410897970.X
申请日：2024-07-05
Applicant: 浙江大学 , 浙江创芯集成电路有限公司
Abstract: 本发明公开一种空间索引四叉树应用于版图模式识别的快速匹配方法。本发明首先获取需要匹配的模板，对模板进行解析，利用模板中最佳的一个版图图形对获取版图，进行初步匹配，得到潜在匹配区域，使用空间索引树Quadtree进行存储，大大减少了模式匹配的查询时间，最后利用模板，对潜在匹配进行精确匹配，得到和模板完全相同或相似的匹配结果。本发明与现有EDA公司的Pattern Match方法相比，匹配时间提高了95％。因此在使用版图模式匹配查找坏点版图或查找违反设计规则的版图时，本发明可以提高版图模式匹配速度，加快工艺研发进度。
-
公开(公告)号：CN118331002A
公开(公告)日：2024-07-12
申请号：CN202410760725.4
申请日：2024-06-13
Applicant: 浙江大学 , 浙江创芯集成电路有限公司
IPC: G03F7/20 , G06V10/762 , G06V10/764
Abstract: 本发明公开了一种基于反向光刻技术的SRAF插入规则构建方法及系统，包括：建立测试图形版图，通过反向光刻技术修正测试图形版图，得到含有反向光刻生成的SRAF的测试图形版图；对SRAF进行曼哈顿化预处理，利用扫描线算法提取版图中的SRAF规则参数并建立规则化SRAF；利用K‑Means聚类算法对建立的规则化SRAF进行分类，将规则化SRAF形成多层级SRAF输出，进行规则匹配得到SRAF插入规则。这些规则参数即可用于实际版图中插入SRAF。本发明用以解决目前业界插入SRAF依赖工程师经验、求解时间长、SRAF自由度较低、工艺窗口提升效果不佳等问题。
-
-
-
-
-
-
-
-
-
Search Results
207
records
(took 0.059 seconds)
