一种制备珠串形单晶硅纳米线的方法

    公开(公告)号:CN105529242A

    公开(公告)日:2016-04-27

    申请号:CN201510504801.6

    申请日:2015-08-17

    Applicant: 南京大学

    CPC classification number: H01L21/02 B82Y30/00 B82Y40/00

    Abstract: 本发明公开了一种制备平面珠串形单晶硅纳米线的方法,1)在平整的衬底上,在定位区域蒸镀In、Sn或Bi诱导金属膜,即为纳米线生长的初始位置;2)将上述衬底放入PECVD系统腔内,在温度200℃-500℃,氢气等离子体处理样品5-30分钟后,金属膜会形成大量几十纳米到几微米之间不同尺寸的准纳米催化金属颗粒;3)在PECVD系统中,覆盖一层适当厚度(几纳米至几百纳米)的非晶硅层作为前驱体介质层;4)在真空中或者氢气、氮气等非氧化性气氛中退火,催化金属颗粒会被激活,自发吸收非晶硅,析出单晶硅,同时直径发生周期性变化,生长出珠串形纳米线。

    一种背接触钙钛矿太阳电池

    公开(公告)号:CN105140398A

    公开(公告)日:2015-12-09

    申请号:CN201510382778.8

    申请日:2015-07-02

    Applicant: 南京大学

    Abstract: 本发明公开了一种背接触钙钛矿太阳电池,包括从下至上结构:1)导电型衬底;2)均匀电子传输层;3)介电层;4)金属层;5)钙钛矿层且具有若干孔道穿过介电层和金属层接触到电子传输层;6)钙钛矿层的保护层;导电型衬底采用各种TCO透明导电玻璃、重掺杂的晶体硅片、金属薄片;电子传输层采用ZnO、TiO2、PCBM;厚度一般在10nm~10um;介电层采用Al2O3、SiO2、SiNx,厚度在10nm~2um;金属层采用Au、Pt、Ag、Al;厚度在10nm~2um;孔道直径0.5~1.5um。钙钛矿层采用MAPbI3等有机金属卤化物半导体钙钛矿材料;厚度在100nm~20um。保护层采用疏水防氧化聚合物。以有效保持钙钛矿材料的性能及提高电池的稳定性;采用背接触结构,可以有效的降低正面电极的遮光损失,提高电池的转换效率。

    一种纳米硅浮栅结构中的微观区域电荷注入和定量分析方法

    公开(公告)号:CN103513063B

    公开(公告)日:2015-08-05

    申请号:CN201310439812.1

    申请日:2013-09-24

    Applicant: 南京大学

    Abstract: 一种纳米硅浮栅结构中的微观区域电荷注入和定量分析方法,利用原子力显微镜和开尔文探测方法实现纳米硅浮栅结构的电荷注入纳米硅浮栅结构是碳化硅/纳米硅/碳化硅三明治结构,其中样品硅衬底在原子力显微镜轻敲模式下,给原子力显微镜导电探针外加+3V和–3V的偏压扫描样品硅衬底上纳米硅浮栅结构表面,实现电荷注入;电荷注入后,原子力显微镜立即从轻敲模式切换为表面电势模式,此模式通过两步扫描和开尔文方法获得试样的表面电势信号;采用静电场分析和数值计算定量研究电荷注入,并通过静电场分析和数值计算获得电荷注入数目。

    通过源漏电压操作的非对称电极可重构晶体管及调试方法

    公开(公告)号:CN115377201B

    公开(公告)日:2025-05-09

    申请号:CN202211067410.9

    申请日:2022-09-01

    Applicant: 南京大学

    Abstract: 本发明公开了一种通过源漏电压操作的非对称电极可重构晶体管,包括衬底和设置于所述衬底上的多台阶沟道内分布有掺杂纳米线阵列,位于所述掺杂纳米线阵列两端且垂直于所述掺杂纳米线方向分别沉淀有漏极接触金属和源极接触金属,所述衬底两端的漏极接触金属与源极接触金属之间的上方沉积有栅介质层及栅极薄膜层。采用非对称的源漏极金属和掺杂纳米线沟道进行接触,能够获得非对称的肖特基势垒,通过漏极电压的预偏置效果可以初始调节漏极金属和掺杂纳米线沟道之间的肖特基势垒,改变漏极电压的正负加上栅极调控,即可改变晶体管的极性,获得无需改变载流子类型的可重构晶体管。

    具有悬空纳米线结构的IGZO-FET器件及制备方法

    公开(公告)号:CN119698021A

    公开(公告)日:2025-03-25

    申请号:CN202510194397.0

    申请日:2025-02-21

    Applicant: 南京大学

    Abstract: 本发明涉及微电子制造技术领域。本发明公开了一种具有悬空纳米线结构的IGZO‑FET器件,悬空纳米线结构表面由内而外依次沉积有栅介质层,IGZO沟道层及源、漏电极层,悬空电极及其链接的悬空纳米线构成CAA IGZO‑FET器件的栅电极,悬空电极设有开孔区域用以对由悬空电极链接悬空纳米线形成的栅电极施加栅极电压;或悬空纳米线结构表面由内而外依次沉积有缓冲层,IGZO沟道层,源、漏电极层,栅介质层及栅电极层构成GAA IGZO‑FET器件。本发明获得的高驱动电流和低的亚阈值摆幅,有效提升了高性能IGZO晶体管的集成密度,适用于高清显示和高密度集成电路。

    无需高精度光刻制备平面超细密排沟槽及纳米线的方法

    公开(公告)号:CN118969600A

    公开(公告)日:2024-11-15

    申请号:CN202411090297.5

    申请日:2024-08-09

    Applicant: 南京大学

    Abstract: 本发明公开一种结合垂直侧壁上的叠层结构和CMP工艺制备平面超细密排沟槽结构,并通过平面固液固的纳米线生长方法,制备出可定位的平面超细密排纳米线,并通过编程引导技术实现阵列化。本发明有望突破长期以来由于光刻技术限制无法大规模集成制备平面超细纳米线的关键技术瓶颈,在低热预算、微米级别光刻精度下且能够在没有高晶格质量的晶圆衬底上实现平面超细纳米线阵列,可大规模运用于三维集成的后端。

    利用纳米线获得超高等效迁移率晶体管的方法与器件

    公开(公告)号:CN118412284A

    公开(公告)日:2024-07-30

    申请号:CN202410509551.4

    申请日:2024-04-25

    Applicant: 南京大学

    Abstract: 本发明公开了一种具备超高等效迁移率的硅纳米线栅控晶体管器件的制备方法,包括利用光刻技术定义栅极图案,并利用蒸发、溅射工艺沉积导电栅极连接超密周期性回转结构的晶态纳米线;在所述晶态纳米线‑导电栅极连接结构上沉积介质层;定位沉积沟道层,所述超密周期性回转结构的晶态纳米线位于所述沟道层下方,对所述沟道层具有栅控作用;定位源极、漏极区域,沉积导电源极层、漏极层得到由硅纳米线栅控的具备超高等效迁移率的晶体管器件。本发明利用纳米线材料栅控沟道层,能够获得兼具高集成度和高迁移率的TFT,有望突破长期以来显示技术中超高分辨率和超快刷新率技术矛盾的关键瓶颈,引领显示技术向多维度共同发展。

    一种防串扰自限制的超细密排晶硅纳米线制备方法

    公开(公告)号:CN113968571B

    公开(公告)日:2023-06-06

    申请号:CN202111227324.5

    申请日:2021-10-21

    Applicant: 南京大学

    Abstract: 本发明公开了一种防串扰自限制的超细密排晶硅纳米线制备方法,包括如下步骤:1)采用旋涂的方法在衬底上旋涂一层电刻胶;2)利用电子束直写对预设形状的无掩膜图案进行曝光,电刻胶变性成为二氧化硅,曝光后形成由宽激活生长区域沟道和窄密排沟道构成的闭合沟道;3)以步骤2)所形成的闭合沟道为衬底,再次利用光刻电子束直写或者掩膜板技术在所述宽激活生长区域定义横向于沟道的图案并进行显影,以定义催化剂区域;4)在定义的催化剂区域淀积一层带状的催化金属层。本发明通过激活生长逐渐转变为限制引导,能够实现100%长线率,同时更为严格地控制纳米线的直径及生长路径并具有更高地晶格质量。

Patent Agency Ranking