-
公开(公告)号：CN105787473B
公开(公告)日：2019-01-29
申请号：CN201610183059.8
申请日：2016-03-28
Applicant: 北京大学
Abstract: 本发明公布了一种提取带陷阱耦合效应的随机电报噪声信号的方法，基于隐马尔可夫模型，从实测的带有噪声的漏电流信号中，提取得到干净且带有耦合信息的随机电报噪声；包括：根据得到的漏电流信号，设定器件中的陷阱个数Ntrap的范围；针对每一个Ntrap值，进行一次完整的建模提取，得到对应的随机电报噪声信号RTN(t)；分别对每个Ntrap值计算得到对应的贝叶斯信息标准BIC；将贝叶斯信息标准BIC最小值所对应的Ntrap下的提取结果RTN(t)作为真实的随机电报噪声信号，完成依赖于隐马尔可夫模型的随机电报噪声信号的提取。本发明提取的RTN能够真实反映陷阱之间的相互影响，同时不会受态缺失的影响。
-
公开(公告)号：CN105930628B
公开(公告)日：2018-10-16
申请号：CN201610478020.9
申请日：2016-06-27
Applicant: 北京大学
IPC: G06F17/50
Abstract: 本发明公开了一种适用于EDA电路可靠性仿真的迭代外推预测BTI退化量的方法，该方法利用采用逐次迭代，在商用可靠性仿真预估软件中基于新的BTI模型外推预测特定时间之后退化量D的大小。本发明可以针对计算效率以及精度的折中，对迭代速度进行调整。因此，本发明提供了一个有效的方法解决了传统线性外推方法不适用于新的BTI模型的问题，且可以集成在可靠性仿真预估软件，实现对电子器件以及电路的可靠性仿真。
-
公开(公告)号：CN104122493B
公开(公告)日：2017-04-05
申请号：CN201410357412.0
申请日：2014-07-25
Applicant: 北京大学
Abstract: 一种评估半导体器件寿命的工作电压的方法，包括：求出某半导体器件在某工作电压VG下的失效几率；求出该半导体器件失效几率随VG的变化关系；根据同类的多个半导体器件失效几率随VG的变化关系，求出特征失效几率随VG的变化关系；取大于等于0且小于1的特征失效几率的工作电压VG即为满足半导体器件10年寿命的工作电压VDD；根据目标要求的特征失效几率求出实际的满足半导体器件10年寿命的工作电压VDD值的大小。本发明同时考虑了NBTI引入的动态涨落DDV和CCV的影响，而且不同VDD对半导体器件可靠性的影响程度也很好地评估出来。因此本发明提供了纳米尺度半导体器件几率性VDD有效的评估方法。
-
公开(公告)号：CN104122492B
公开(公告)日：2016-10-05
申请号：CN201410357332.5
申请日：2014-07-24
Applicant: 北京大学
Abstract: 一种预测半导体器件寿命的工作电压的方法：在半导体器件栅端施加应力电压以K倍增加，在应力施加过程中，栅电压在VGstress_2和VGmeasure之间循环跳转，漏电压在0和VDmeasure之间循环跳转，当栅电压为VGmeasure，漏电压为VDmeasure时监测漏电流ID；将多次应力下得到的ΔVth等效转换到VGstress_1下的阈值电压退化；计算出任意工作电压VG下的等效应力时间；对VG进行遍历，得到失效几率随VG的变化关系；对应特征失效几率的工作电压VG即满足半导体器件10年寿命的工作电压VDD；根据目标要求的特征失效几率，确定VDD的值。本发明仅用一个半导体器件并且可以快速有效地提取目标要求的失效几率下的10年寿命对应的VDD，提供了纳米尺度半导体器件几率性VDD有效的预测方法。
-
公开(公告)号：CN105652175A
公开(公告)日：2016-06-08
申请号：CN201610014931.6
申请日：2016-01-11
Applicant: 北京大学
IPC: G01R31/26
CPC classification number: G01R31/26
Abstract: 本发明公开了一种不同涨落源对器件电学特性影响幅度的提取方法，属于微电子器件领域。该提取方法利用每个器件的转移曲线Id-Vg，从曲线上提取得到各个器件的阈值电压Vth和亚阈摆幅SS；从而得到分离后的不同涨落源LER和WFV所造成的器件阈值电压Vth涨落的大小。采用本发明可以实现对涨落源影响幅度加以评估和比较，为工艺优化提供一个很好的指导方向。
-
Patent Agency Ranking
公开(公告)号：CN105574232A
公开(公告)日：2016-05-11
申请号：CN201510846309.7
申请日：2015-11-26
Applicant: 北京大学
IPC: G06F17/50
CPC classification number: G06F17/5036
Abstract: 本发明公开了一种鳍型场效应晶体管中鳍边缘粗糙度的电路仿真方法，属于微电子器件领域。该电路仿真方法基于可预测性集约模型，首先从鳍线条的电镜照片中提取出粗糙的鳍边缘，计算它的自相关函数，然后利用计算公式得到鳍边缘粗糙度影响下的鳍宽的分布，嵌入到电路仿真软件的仿真网表中进行电路仿真，即可得到鳍边缘粗糙度所造成的电路性能参数。采用本发明可以很准确地得到的器件特性涨落影响，且所有参数都可以用TCAD蒙特卡洛仿真得到的结果进行基准调整。与传统方法相比，可以预测器件的亚阈斜率SS的涨落,以及亚阈斜率SS涨落和阈值电压Vth的相关性。
-
公开(公告)号：CN103474369B
公开(公告)日：2016-01-20
申请号：CN201310367172.8
申请日：2013-08-21
Applicant: 北京大学
IPC: H01L21/66
CPC classification number: G01N27/02 , G01R31/2601 , H01L22/14
Abstract: 本发明公开一种提取半导体器件栅介质层陷阱时间常数的方法，属于微电子器件可靠性领域。该方法首先初始化半导体器件中陷阱状态，使得陷阱最终状态为空状态；然后栅端施加DC信号或AC信号，漏端为零偏压Vd1，在经过一段时间t1后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态；将时间t1改为t2=t1+Δt，其他的条件不变，重复上一步骤，依次类推，进行N次测量得到t1、t1+Δt……t1+(N-1)Δt，N个时间点对应的漏端电流状态；随后进行滑动平均，计算得到(N-n)个时刻点对应的占据几率P；利用公式拟合得到陷阱的俘获时间常数与发射时间常数。
-
公开(公告)号：CN103474369A
公开(公告)日：2013-12-25
申请号：CN201310367172.8
申请日：2013-08-21
Applicant: 北京大学
IPC: H01L21/66
CPC classification number: G01N27/02 , G01R31/2601 , H01L22/14
Abstract: 本发明公开一种提取半导体器件栅介质层陷阱时间常数的方法，属于微电子器件可靠性领域。该方法首先初始化半导体器件中陷阱状态，使得陷阱最终状态为空状态；然后栅端施加DC信号或AC信号，漏端为零偏压Vd1，在经过一段时间t1后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态；将时间t1改为t2=t1+Δt，其他的条件不变，重复上一步骤，依次类推，进行N次测量得到t1、t1+Δt……t1+(N-1)Δt N个时间点对应的漏端电流状态；随后进行滑动平均，计算得到(N-n)个时刻点对应的占据几率P；利用公式拟合得到陷阱的俘获时间常数与发射时间常数。
-
公开(公告)号：CN102832133A
公开(公告)日：2012-12-19
申请号：CN201210313475.7
申请日：2012-08-29
Applicant: 北京大学
IPC: H01L21/336
CPC classification number: H01L29/66795 , H01L21/02164 , H01L21/0217 , H01L21/02238 , H01L21/02255 , H01L21/0277 , H01L21/26513 , H01L21/28035 , H01L21/30604 , H01L21/31116 , H01L21/3212 , H01L21/32133 , H01L21/324 , H01L21/823431 , H01L21/845 , H01L27/1211 , H01L29/0649
Abstract: 本发明公开了一种在体硅上制备独立双栅FinFET的方法，主要的工艺流程包括：形成源漏和连接源漏的细条状的图形结构；形成氧化隔离层；形成栅结构和源漏结构；形成金属接触和金属互联。通过采用此方法可以在体硅片上很容易的形成独立双栅FinFET，而且整个工艺流程完全与常规硅基超大规模集成电路制造技术兼容，具有简单、方便、周期短的特点，大大节省了硅片的成本。且采用本发明制备形成的独立双栅FinFET场效应晶体管，能够很好的抑制短沟道效应，并通过独立双栅器件特有的多阈值特点进一步降低器件的功耗。
-
公开(公告)号：CN102213693B
公开(公告)日：2012-10-10
申请号：CN201110087463.2
申请日：2011-04-08
Applicant: 北京大学
IPC: G01N27/60
Abstract: 本发明提供一种无衬底引出半导体器件的栅介质层陷阱密度的测试方法，该半导体器件测试结构为三栅结构，两侧栅窄而中间栅宽，三个栅控制半导体器件测试结构的沟道的不同区域，达到精确控制电荷走向的目的。利用本发明半导体器件栅介质层陷阱的测试方法能够非常简便而且有效的测试出器件栅介质的质量情况，得出栅介质各种不同材料、不同工艺下的陷阱分布情况；且测试快速，在短时间内即可得到器件栅介质陷阱分布，适于大批量自动测试；操作与经典的可靠性测试(电荷泵)兼容，简单易操作，非常适用于新一代围栅器件制造过程中的工艺监控和成品质量检测，同时，也适用于其他无衬底引出器件。
-
-
-
-
-
-
-
-
-
Search Results
247
records
(took 0.025 seconds)
