一种低延时抗单粒子瞬态和单粒子翻转的锁存器电路

    公开(公告)号:CN118399927A

    公开(公告)日:2024-07-26

    申请号:CN202410488250.8

    申请日:2024-04-23

    Abstract: 本发明属于电路级抗辐射加固技术领域,具体涉及了一种低延时抗单粒子瞬态和单粒子翻转的锁存器电路,旨在解决传统的锁存器电路功耗、成本、适用性和延时难以满足需求的问题。本发明包括:时钟产生电路,锁存器电路的信号输入端分别连接至第一传输门电路、第二传输门电路和第三传输门电路的输入端;第一传输门电路连接缓冲电路;第二传输门电路和第三传输门电路分别连接至锁存电路的两个输入端;锁存电路的输出端与缓冲电路的输出端共同连接至锁存器电路的信号输出端。本发明基于采用双路反相器的冗余互锁结构实现内部节点的单粒子翻转加固,并基于施密特触发器实现单粒子瞬态加固,抗单粒子性能较好,延时低,易于实现。

    一种基于存储单元单向编程的存储器写保护电路

    公开(公告)号:CN118380030A

    公开(公告)日:2024-07-23

    申请号:CN202410352570.0

    申请日:2024-03-26

    Abstract: 一种基于存储单元单向编程的存储器写保护电路,包括:写保护配置信息存储位,用于接收写保护状态配置信号IN1和IN2并存储写保护状态配置数据;或非门读取控制模块用于接收IN1和IN2并控制写保护配置信息存储位中数据读取通路的开闭;单向编程供电模块用于提供单向编程操作所需电压或电流;灵敏放大器数据读取模块用于读取写保护状态配置数据;逻辑判断模块判断处理写保护状态配置数据,输出写保护控制信号;并入逻辑模块用于接收写保护控制信号,逻辑运算后生成写使能输入信号EN_in;主存储器模块判断主存储器模块是否被允许进行写操作。本发明既可实现存储器的永久写保护功能,也能在启用写保护功能之前允许用户进行存储器存储信息的足够多次编程调试。

    带Forming保护的RRAM存储器写电路
    74.
    发明公开

    公开(公告)号:CN117976013A

    公开(公告)日:2024-05-03

    申请号:CN202311523868.5

    申请日:2023-11-15

    Abstract: 本发明属于集成电路领域,具体涉及了一种带Forming保护的RRAM存储器写电路,旨在解决现有的低电压CMOS器件设计的RRAM存储器的写电路在确保写操作过程中不出现超过晶体管耐压能力的可靠性不足的问题。本发明包括:阻变器件、选通NMOS管和选通开关组;阻变器件的两端分别连接位线BL和选通NMOS管的漏级;选通NMOS管的源极连接源线SL;所述选通开关组包括第一部分和第二部分;所述位线BL连接至第一部分;所述源线SL连接至第二部分。本发明降低了电路功耗,使电路可以通过采用低压小线宽晶体管提升电路的集成度和读写速度,使新型存储器RRAM可以采用更小工艺节点,实现更大容量、更高速度和更低功耗。

    一种非易失性存储阵列的软错误检测方法及装置

    公开(公告)号:CN113791737B

    公开(公告)日:2024-02-02

    申请号:CN202111079679.4

    申请日:2021-09-15

    Abstract: 本发明提供一种非易失性存储阵列的软错误检测方法及装置,所述方法包括:获取第一存储单元的存储状态和对应的第二存储单元的存储状态;若判断获知所述第一存储单元的存储状态与对应的第二存储单元的存储状态相同,则终止读取操作;其中,所述第一存储单元与对应的第二存储单元是物理隔离的。所述装置用于执行上述方法。本发明实施例提供的非易失性存储阵列的软错误检测方法及装置,避免读取错误数据,提高了非易失性存储阵列的可靠性。

    一种器件老化敏感点分析方法
    78.
    发明公开

    公开(公告)号:CN116976065A

    公开(公告)日:2023-10-31

    申请号:CN202211084330.4

    申请日:2022-09-06

    Abstract: 本发明公开了一种器件老化敏感点分析方法。本发明按照电路设计自带的模块层次依次对电路中的每个模块层次中的器件进行老化分析。即对电路中随机一个模块层次中的器件进行老化仿真时,其余模块层次中的器件重置为零,便于对当前模块层次中器件的老化分析。电路网仿真结束后,比较每个模块层次的电路网的老化性能衰退指标与老化性能衰退指标阈值的大小。如果当前模块层次的电路网的老化性能衰退指标大于老化性能衰退指标阈值,则对当前模块层次的电路网中下一层级的M个电路网表进行老化仿真,直到最低层级的器件为止。本发明能够大大降低电路可靠性敏感点分析的计算量,提升电路可靠性敏感点分析的效率、速度,并且不会影响敏感点分析的精度。

    抗辐射加固预放电型灵敏放大器及其控制方法

    公开(公告)号:CN116863976A

    公开(公告)日:2023-10-10

    申请号:CN202310637654.4

    申请日:2023-05-31

    Abstract: 本发明属于非易失新型存储领域,具体涉及了一种抗辐射加固预放电型灵敏放大器及其控制方法,旨在解决现有的存储单元外围基于MOS管的电路仍然对空间辐射效应敏感的问题。本发明包括:预先放电部分通过第一传感支路和第二传感支路连接至充电传感部分;充电传感部分包括PMOS管PM0和PM1并连接至VDD;第一反馈支路的第一端连接PM0,第二端连接PM1第三端连接至第一传感支路,第四端连接第二传感支路;第一传感支路通过第二反馈支路连接至第二传感支路;第二传感支路通过第三反馈支路连接至第一传感支路。本发明通过为放大器设置3条反馈支路,加速了数据单元和对比单元所在的传感支路的放电时间,稳定增大第零输出节点V0和第一输出节点V1的电压差。

    一种低开销的抗单粒子翻转加固触发器电路结构

    公开(公告)号:CN114172492B

    公开(公告)日:2023-10-03

    申请号:CN202111404837.9

    申请日:2021-11-24

    Abstract: 本发明公开了一种低开销的抗单粒子翻转加固触发器电路结构,包括反相器电路、晶体管堆叠传输门以及低开销晶体管堆叠带置复位主从锁存器电路。所述反相器电路用于反相输入数据信号D、产生时钟信号CLKN、CLKNN以及输出Q;所述传输门用于时钟信号控制数据信号向主从锁存器中传播;所述主从锁存器电路用于保证电路在受到单粒子辐射时信号保持正确的状态,并受置复位信号控制。本发明设计的电路结构抗单粒子翻转能力强;相比于常规晶体管堆叠加固的触发器,本设计使用的堆叠晶体管更少,版图面积开销也会更小。

Patent Agency Ranking