公开(公告)号：CN112542509A

公开(公告)日：2021-03-23

申请号：CN202010070601.5

申请日：2020-01-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  吕俊颉 ,  江宏礼 ,  陈自强

IPC: H01L29/49 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明实施例是有关于一种半导体器件以及其制造方法。本公开实施例提供一种半导体器件，包含衬底、第一多晶材料图案、第一导电元件、第一半导体层以及第一栅极结构。第一多晶材料图案在衬底上方且从衬底向外突出，其中第一多晶材料图案包含第一有源部分和接合到第一有源部分的第一多晶材料部分。第一导电元件在衬底上方，其中第一导电元件包含第一多晶材料部分以及覆盖所述第一多晶材料部分的顶表面和侧壁中的至少一个的第一金属导电部分。第一半导体层在衬底上方并且覆盖第一多晶材料图案的第一有源部分和第一导电元件。第一栅极结构在第一半导体层上方且位于第一有源部分内。

公开(公告)号：CN109786250A

公开(公告)日：2019-05-21

申请号：CN201810902002.8

申请日：2018-08-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  杨玉麟 ,  云惟胜 ,  徐振峰 ,  陈自强

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本公开的实施例涉及半导体装置与半导体装置的形成方法。半导体装置的形成方法包括：形成一鳍状结构，其具有交替堆叠的多个第一半导体层与多个第二半导体层；在鳍状结构上形成一牺牲栅极结构；非等向蚀刻该牺牲栅极结构未覆盖的该鳍状结构的一源极/漏极区，以形成一源极/漏极空间；在该源极/漏极空间中形成一源极/漏极外延层；移除牺牲栅极结构，以露出鳍状结构的一部分；自露出的该鳍状结构移除该第一半导体层；形成朝向该源极/漏极外延层的多个凹陷部；在这些凹陷部中形成多个内侧间隔物；以及形成一栅极介电层以覆盖这些内侧间隔物，并形成一栅极层以围绕第二半导体层，其中内侧间隔物与该栅极介电层隔离该栅极层与该源极/漏极外延层。

公开(公告)号：CN103855213B

公开(公告)日：2017-06-13

申请号：CN201310051354.4

申请日：2013-02-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  蔡济印 ,  吴政宪 ,  柯志欣 ,  万幸仁

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/285

CPC classification number: H01L29/66477 ,  H01L21/28255 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545

Abstract: 本发明涉及具有界面层的半导体器件及其制造方法。用于半导体器件的示例性结构包括：Si1‑xGex衬底，其中，x大于0.4；Si层，位于Si1‑xGex衬底上方；以及栅极结构，设置在Si层上方，栅极结构包括介电部分和设置在介电部分上方的电极部分；其中，介电部分包括Si层上的III‑V材料层和与电极部分相邻的高k介电层。

公开(公告)号：CN103123930B

公开(公告)日：2016-05-25

申请号：CN201210167343.8

申请日：2012-05-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  柯志欣 ,  万幸仁

IPC: H01L29/423 ,  H01L29/49 ,  H01L29/04

CPC classification number: H01L29/785 ,  H01L21/28264 ,  H01L21/3081 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/20 ,  H01L29/452 ,  H01L29/4916 ,  H01L29/517 ,  H01L29/66522

Abstract: 本发明公开了一种具有改进的器件性能的器件及其制造方法。示例性器件包括III-V族化合物半导体衬底，该III-V族化合物半导体衬底包括具有（110）晶体定向的表面、以及设置在III-V族化合物半导体衬底上方的栅叠层。栅叠层包括：设置在具有（110）晶体定向的表面上方的高-k介电层、以及设置在高-k介电层上方的栅电极。本发明还提供了用于减小高-k介电层和III-V族化合物半导体器件之间的费米能级牵制的（110）表面定向。

公开(公告)号：CN103123930A

公开(公告)日：2013-05-29

申请号：CN201210167343.8

申请日：2012-05-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  柯志欣 ,  万幸仁

IPC: H01L29/423 ,  H01L29/49 ,  H01L29/04

CPC classification number: H01L29/785 ,  H01L21/28264 ,  H01L21/3081 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/20 ,  H01L29/452 ,  H01L29/4916 ,  H01L29/517 ,  H01L29/66522

Abstract: 本发明公开了一种具有改进的器件性能的器件及其制造方法。示例性器件包括III-V族化合物半导体衬底，该III-V族化合物半导体衬底包括具有（110）晶体定向的表面、以及设置在III-V族化合物半导体衬底上方的栅叠层。栅叠层包括：设置在具有（110）晶体定向的表面上方的高-k介电层、以及设置在高-k介电层上方的栅电极。本发明还提供了用于减小高-k介电层和III-V族化合物半导体器件之间的费米能级牵制的（110）表面定向。

公开(公告)号：CN217933803U

公开(公告)日：2022-11-29

申请号：CN202221622838.0

申请日：2022-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  黄瑞乾 ,  洪以则 ,  王世豪 ,  汪涵 ,  廖思雅

IPC: H01L29/10 ,  H01L29/78 ,  H01L27/088 ,  H01L27/092

Abstract: 本实用新型的实施例提供一种晶体管，其包括栅极结构、下伏于栅极结构且包括二维材料的通道层、侧向地与栅极结构隔开并侧向地设置在通道层旁边的源极/漏极接触件以及侧向地插设在栅极结构和源极/漏极接触件之间的间隙壁。亦提供一种半导体装置和一种半导体结构。