一种AlGaN/GaN欧姆接触电极及其制备方法和用途

    公开(公告)号:CN110797397A

    公开(公告)日:2020-02-14

    申请号:CN201911100606.1

    申请日:2019-11-12

    Abstract: 本发明涉及一种AlGaN/GaN欧姆接触电极及其制备方法和用途,所述电极由下而上依次包括AlGaN/GaN基底、帽层金属层和TixAly合金层,其中,x>0,y>0。所述方法采用光刻技术在AlGaN层上定义漏极和/或源极图形,然后在AlGaN表面依次沉积TixAly合金和帽层金属层,去除光刻胶,进行剥离处理,再对剥离后的样品进行热处理,得到所述的AlGaN/GaN欧姆接触电极。本发明同时还提供一种降低AlGaN/GaN基底与电极之间欧姆接触的方法,通过AlGaN/GaN基底表面沉积TixAly合金层作为电极而实现。本发明提供的欧姆接触电极,达到射频器件的制备标准,同时提高器件的稳定性和可靠性。

    一种场效应晶体管及其制备方法

    公开(公告)号:CN109873038A

    公开(公告)日:2019-06-11

    申请号:CN201910207646.X

    申请日:2019-03-19

    Inventor: 于洪宇 曾凡明

    Abstract: 本发明公开了一种场效应晶体管及其制备方法。所述场效应晶体管包括:氧化镓衬底;位于所述氧化镓衬底上的p型材料层和钝化层;位于所述p型材料层两侧的漏极电极和源极电极;位于所述p型材料层上的栅极电极。因氧化镓衬底与p型材料层材料功函数的差别,p型材料层可将其底部的电子耗尽,以形成常关型器件从而解决了现有的氧化镓材料由于很难实现p型掺杂而用于制作半导体器件时伴随的高技术难度和高成本的问题,且氧化镓材料具有优异的半导体特性,制作的半导体器件可适用于多种特殊的领域,如高压电力电子等,扩展了半导体器件的使用范围。

    一种高电子迁移率晶体管及其制作方法

    公开(公告)号:CN109786441A

    公开(公告)日:2019-05-21

    申请号:CN201910085962.4

    申请日:2019-01-29

    Inventor: 于洪宇 曾凡明

    Abstract: 本发明实施例公开了一种高电子迁移率晶体管及其制作方法。其中高电子迁移率晶体管包括衬底;设置于衬底一侧依次层叠的应力缓冲层和外延层;设置于外延层背离衬底一侧的源极、漏极以及p型栅极层;设置于p型栅极层背离衬底一侧依次层叠的p型表面盖层以及栅极;其中,p型表面盖层中掺杂物的掺杂浓度渐变或阶跃跳变,且最大掺杂浓度小于p型栅极层中掺杂物的掺杂浓度。本发明实施例的技术方案,有效提高器件的栅极开启电压、栅极耐击穿电压、栅极输入电压摆幅以及栅极输入阻抗,使得器件的稳定性和可靠性得以改善。

    一种高电子迁移率晶体管及制备方法

    公开(公告)号:CN106158952A

    公开(公告)日:2016-11-23

    申请号:CN201610851217.2

    申请日:2016-09-26

    CPC classification number: H01L29/7786 H01L29/66462

    Abstract: 本发明公开了一种高电子迁移率晶体管及制备方法,其中,高电子迁移率晶体管包括:衬底;位于所述衬底上的半导体层,所述半导体层包括沟道层和异质结构,异质界面形成二维电子气;位于所述半导体层上两端的源极和漏极;位于所述源极和漏极之间的所述半导体层上的第一介质层;位于所述第一介质层上相互绝缘的多个条形浮栅,用于存储电子,得到增强型高电子迁移率晶体管,其中所述多个条形浮栅垂直于沟道长度方向且平行排列;包覆所述多个条形浮栅和所述第一介质层的第二介质层;位于所述第二介质层上的控制栅。本发明解决了增强型氮化镓高电子迁移率晶体管的工艺控制难度高和工艺重复性差的问题,提高了半导体器件的稳定性。

    一种后栅工艺中的栅极形成方法

    公开(公告)号:CN104779150A

    公开(公告)日:2015-07-15

    申请号:CN201410018494.6

    申请日:2014-01-15

    CPC classification number: H01L29/42364 H01L29/401

    Abstract: 本发明提供一种后栅工艺中的栅极形成方法,包括:进行多次淀积工艺以在栅开口中形成栅介质层,淀积工艺包括步骤:淀积栅介质材料;低温热退火,所述热退火的温度低于600℃;在栅介质层上淀积栅极。本方法应用于后栅工艺,在去除伪栅形成栅开口后,通过多次淀积工艺形成栅介质层,每次淀积栅介质材料后都进行低温热退火,从而减少栅介质材料中的缺陷,降低器件的漏电,提高器件的性能。

    垂直氮化镓肖特基器件结构及其制备方法

    公开(公告)号:CN119730263A

    公开(公告)日:2025-03-28

    申请号:CN202411903150.3

    申请日:2024-12-23

    Abstract: 本申请涉及一种垂直氮化镓肖特基器件结构及其制备方法,属于半导体功率器件技术领域。该垂直氮化镓肖特基器件结构包括阳极、阴极、边缘终止结构,以及沿厚度方向依次层叠的非本征衬底层、缓冲层、N+通道层、N‑漂移层,边缘终止结构覆盖N‑漂移层的侧壁以及部分上表面;阳极位于N‑漂移层的其余部分上表面并延伸至边缘终止结构的部分上表面形成阳极场板,阴极位于N+通道层未被N‑漂移层覆盖的部分表面;其中,边缘终止结构的材料包括p型半导体氧化物。通过设置具有特定结构和材料的边缘终止结构,且于边缘终止结构表面设置阳极场板,两者共同作用,能够有效控制阳极边缘的电流分布,减少电流拥挤,进而有效提高器件的反向击穿电压。

    去加重式连续时间线性均衡器架构

    公开(公告)号:CN113098440B

    公开(公告)日:2024-07-19

    申请号:CN202110361980.8

    申请日:2021-04-02

    Abstract: 本发明实施例公开了一种去加重式连续时间线性均衡器架构,包括:均衡器主电路,包括主输入接口、主输出接口、副输入接口以及副输出接口,均衡器主电路用于将从主输入接口输入的第一差分信号进行第一均衡处理以输出第二差分信号至副输出接口;去加重电路,连接均衡器主电路的副输入接口和副输出接口,包括滤波器和与滤波器连接的放大器,去加重电路用于将由副输出接口输入的第二差分信号进行第二均衡处理以输出第三差分信号至副输入接口,由均衡器主电路基于第一差分信号和第三差分信号从主输出接口输出第四差分信号。本发明公开的去加重式连续时间线性均衡器架构,能提高峰化能力、弥补信道损失,且具有低成本的特点。

    一种低功耗的双电压域数字电路
    80.
    发明公开

    公开(公告)号:CN118300605A

    公开(公告)日:2024-07-05

    申请号:CN202410406791.1

    申请日:2024-04-07

    Abstract: 本发明提供一种低功耗的双电压域数字电路,包括:总输入端、总输出端;电平转换器,电平转换器的输入端与总输入端连接;第一PMOS管,第一PMOS管的G极与电平转换器的输出端连接,D极与总输出端连接,S极与高压端连接;第二PMOS管,第二PMOS管的G极与电平转换器的输出端连接,D极与总输出端连接,S极与高压端连接;第一低压反相器,第一低压反相器的输入端与总输入端连接;第二低压反相器,第二低压反相器的输入端与第一低压反相器的输出端连接;第一NMOS管,第一NMOS管的G极与第二低压反相器的输出端连接,D极与总输出端连接。在应用大量反相器的场景中,可以减小反相器的漏电流,从而减小整体的数字功耗。

Patent Agency Ranking