-
公开(公告)号：CN117371371A
公开(公告)日：2024-01-09
申请号：CN202311273502.7
申请日：2023-09-28
Applicant: 无锡北京大学电子设计自动化研究院
IPC: G06F30/3308 , G06F30/327
Abstract: 本申请涉及一种电路门级逻辑仿真方法、装置、计算机设备和存储介质。所述方法包括：对仿真电路的逻辑单元库进行预处理，获得逻辑扩展状态表；根据预设处理算法对仿真电路进行并行分析，获得目标并行计算方案；基于目标并行计算方案和逻辑扩展状态表进行仿真，获得目标逻辑仿真结果。采用本方法能够实现了灵活、通用的并行门级逻辑仿真、节省仿真计算的成本以及加快并行计算的执行效率。
-
公开(公告)号：CN116312713A
公开(公告)日：2023-06-23
申请号：CN202310331883.3
申请日：2023-03-30
Applicant: 北京超弦存储器研究院 , 北京大学
Abstract: 本发明公开了一种应用于DRAM外围晶体管的短期偏压温度不稳定性分析方法，属于DRAM外围器件可靠性问题分析领域。本发明对待分析晶体管进行实验，区分出不同的陷阱类型，利用仿真计算得到任意电压、温度、时间下的不同陷阱的老化量。本发明解决了传统缺陷分析技术的短板，可以测量并分离最短在ns量级捕获或者释放载流子的陷阱，对于开发工作在GHz的DRAM的可靠性模型以及可靠性模拟电路具有重大意义；此外本发明的测试方案操作性强、容易实施，并且基于底层缺陷参数和相应物理理论完成最终BTI退化量预测，结果更加准确、可靠。
-
公开(公告)号：CN116205167A
公开(公告)日：2023-06-02
申请号：CN202310157186.0
申请日：2023-02-15
Applicant: 北京大学深圳研究生院
Abstract: 本申请涉及一种基于人工神经网络系统的晶体管统计模型的建立方法，包括接收并基于第一数据集中的数据利用所述人工神经网络系统生成标准晶体管的名义模型；基于所述第一数据集以及所述名义模型，对所述人工神经网络系统中神经元进行筛选得到最终涨落神经元；基于所述名义模型相对于所述最终涨落神经元的权重的变化情况、所述名义模型相对于阈值电压的变化情况、所述第一数据集中的漏源极电流的分布以及栅源极电压的分布，计算获得所述统计模型中所述最终涨落神经元的权重的分布以及阈值电压的分布；以及基于所述名义模型、所述最终涨落神经元的权重的分布以及所述阈值电压的分布，建立所述统计模型。
-
公开(公告)号：CN115995256B
公开(公告)日：2023-05-16
申请号：CN202310287511.5
申请日：2023-03-23
Applicant: 北京大学
IPC: G11C16/10
Abstract: 本发明提供了一种自校准电流编程及电流计算型存内计算电路及其应用，属于新型存储与计算技术领域。本发明的计算单元由两个电流编程多值eDRAM单元通过伪差分组合构成，电流编程多值eDRAM单元由三个晶体管与一个存储电容构成，三个晶体管分别为一个写入管和两个自共源共栅连接的读出晶体管，利用电流编程电路实现存内计算电路的操作。相比于传统的电压编程电流计算型存内计算电路，本发明电流编程与电流计算能够让模拟存内计算有更高的精度与能效，对电压、温度和工艺涨落有更好的鲁棒性，具有广阔的应用前景。
-
公开(公告)号：CN115859899A
公开(公告)日：2023-03-28
申请号：CN202310124963.1
申请日：2023-02-06
Applicant: 北京大学
IPC: G06F30/392 , G06F30/394
Abstract: 本发明公布了一种多驱动能力的集成电路标准单元版图迁移的方法，将集成电路某个驱动能力的标准单元已完成的版图作为参考版图，其余的驱动能力下的标准单元待生成的版图作为目标版图；根据参考版图逐步得到所需驱动能力下的标准单元的目标版图；再将参考版图和目标版图划分为四类信息：布局的几何信息、布局的拓扑信息、布线的几何信息、布线的拓扑信息；通过迁移布局信息得到布局版图、计算布局间的几何变换、生成斯坦纳树、进行布线网格规划、通过带约束的A星算法得到最终布线版图，实现性能优越的标准单元版图自动布局布线。
-
Patent Agency Ranking
公开(公告)号：CN115495909A
公开(公告)日：2022-12-20
申请号：CN202211162708.8
申请日：2022-09-23
Applicant: 北京超弦存储器研究院 , 上海交通大学 , 北京大学
IPC: G06F30/20 , G06Q10/04 , G06F17/10 , G06F119/04 , G06F119/14
Abstract: 本发明公开了一种适用于DRAM外围晶体管的开态任意应力条件下的老化预测建模方法。本发明根据不同类型缺陷的主导应力区域，在各自缺陷主导的应力区域内提取数据来确定缺陷Nit1、Not‑e、Not‑h和Nit2的相应参数，将得到的所有参数整合，输入任意应力条件，便可以得到该条件下的器件任意时刻下的老化量。本发明可以与所有实验数据进行整体校准、参数数值微调，使得模型与实验数据的一致性达到最佳。本发明可以实现开态的不同应力条件下(Vg/Vd不同组合)器件长时老化的预测。具有高可靠性、预测准确性好、实用性强等优势。
-
公开(公告)号：CN115374698A
公开(公告)日：2022-11-22
申请号：CN202210966753.2
申请日：2022-08-12
Applicant: 北京大学深圳研究生院
IPC: G06F30/27 , G06F119/02
Abstract: 本申请涉及一种用于预测三端晶体管漏源电流的方法，包括接收所述晶体管的实际栅源极电压，并利用第一人工神经网络产生在所述晶体管的漏源极电压等于第一参考值时的第一漏源电流值；接收所述晶体管的实际漏源极电压，对所述第一漏源电流值与原点形成的直线进行延伸从而获得第二漏源电流；接收所述实际栅源极电压和所述实际漏源极电压，利用第二人工神经网络产生第一比值；以及基于所述第二漏源电流和所述第一比值获得当前偏置条件下对所述晶体管的漏源极电流的预测值；本申请还涉及一种如前述的用于预测三端晶体管漏源电流的人工神经网络系统及其建立方法，以及两种计算机可读存储介质。
-
公开(公告)号：CN111898335B
公开(公告)日：2022-07-26
申请号：CN202010578076.8
申请日：2020-06-23
Applicant: 北京大学
IPC: G06F30/398 , G06F30/33 , G06F30/367 , G06F119/02
Abstract: 本发明公布了一种电路可靠性分析方法，涉及集成电路可靠性设计技术，首先综合电路，进行路径分析和计算工作负载，获得关键路径上每个逻辑门的输入条件和负载条件以及退化程度；再进行晶体管级蒙特卡洛仿真，利用晶体管级的仿真退化信息，而无需建立电路退化感知标准单元库，从而使得仿真结果更准确，加速电路中节点的应用，且支持统计静态时序分析。
-
公开(公告)号：CN114510900A
公开(公告)日：2022-05-17
申请号：CN202210036319.4
申请日：2022-01-13
Applicant: 北京大学
IPC: G06F30/394 , G06F9/451 , G06F111/04
Abstract: 本发明公布了一种用于模拟电路版图布线的交互式编辑方法及工具，通过使用命令行窗口或图形化界面对版图布线进行交互式编辑，交互式地产生布线约束，实现实时、高效地调整版图布线结果；包括：利用模拟电路版图自动工具生成初始模拟电路版图，并展示在可视化界面上；定义布线命令集，通过命令行键入布线命令序列/命令流；将布线命令序列转化为布线内部操作命令，交互式地产生布线约束，并记录在模拟电路版图设计的数据结构中；通过设计布线拓扑优化算法，快速调整对应线网结点的布线拓扑，对布线结果进行实时更新。采用本发明的技术方案，能够在提升模拟电路版图设计效率的同时保证了版图设计的质量。
-
公开(公告)号：CN107451330B
公开(公告)日：2020-07-28
申请号：CN201710505382.7
申请日：2017-06-28
Applicant: 北京大学
IPC: G06F30/367 , G06F119/10 , G06F119/02
Abstract: 本发明公开了一种在电路中RTN的加速瞬态仿真方法，属于微电子器件与电路可靠性领域。该方法可以解决传统RTN仿真方法无法实现全时间范围内RTN仿真的限制性问题，通过对RTN进行分类，在不同的时间范围内对相应类别的RTN进行蒙特卡洛计算，同时通过引入amplitude card考虑了不同时间范围内RTN对电路影响的叠加效应。本发明与传统RTN仿真方法的计算过程相比较，并没有对RTN进行重复计算，没有增加对RTN的蒙特卡洛计算次数，实现全时域范围RTN的仿真。
-
-
-
-
-
-
-
-
-
Search Results
247
records
(took 0.026 seconds)
